[发明专利]一种高耐压的p沟道LDMOS器件及其制备方法有效
申请号: | 202010180007.1 | 申请日: | 2020-03-16 |
公开(公告)号: | CN113410300B | 公开(公告)日: | 2023-04-25 |
发明(设计)人: | 罗谦;文厚东;姜玄青;范镇 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 霍淑利 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 耐压 沟道 ldmos 器件 及其 制备 方法 | ||
1.一种高耐压的p沟道LDMOS器件,包括半导体衬底(1)、p型轻掺杂漂移区(2)、n型阱区(3)、栅极结构、p型重掺杂源极(6)和p型重掺杂漏极(7);
n型阱区(3)位于所述半导体衬底(1)的顶层一侧,p型轻掺杂漂移区(2)位于所述半导体衬底(1)的顶层另一侧;p型重掺杂漏极(7)位于p型轻掺杂漂移区(2)的顶层远离n型阱区(3)的一侧,p型重掺杂源极(6)位于n型阱区(3)的顶层远离p型轻掺杂漂移区(2)的一侧;栅极结构位于n型阱区(3)上,且位于p型重掺杂源极(6)和p型轻掺杂漂移区(2)之间;
其特征在于,还包括多个沿栅漏方向延伸的梳指状n型半导体块(8)和多个电极(10),多个n型半导体块(8)位于p型轻掺杂漂移区(2)上,且位于栅极结构和p型重掺杂漏极(7)之间,多个n型半导体块(8)与栅极结构和p型重掺杂漏极(7)间隔设置;多个电极(10)位于多个n型半导体块(8)上靠近栅极结构的一侧,通过多个电极(10)将多个n型半导体块(8)与p型重掺杂源极(6)进行电学连接,使所述多个n型半导体块(8)与p型重掺杂源极(6)相互连通。
2.根据权利要求1所述的一种高耐压的p沟道LDMOS器件,其特征在于,所述多个n型半导体块(8)之间设置绝缘介质(9)。
3.根据权利要求2所述的一种高耐压的p沟道LDMOS器件,其特征在于,所述绝缘介质(9)向所述p型重掺杂漏极(7)方向延伸并填充所述n型半导体块(8)与所述p型重掺杂漏极(7)之间的间隙。
4.根据权利要求1所述的一种高耐压的p沟道LDMOS器件,其特征在于,所述栅极结构包括从下而上依次设置的栅氧化层(4)和栅极(5)。
5.根据权利要求1所述的一种高耐压的p沟道LDMOS器件,其特征在于,所述半导体衬底(1)的导电类型为p型或n型。
6.一种高耐压的p沟道LDMOS器件的制备方法,其特征在于,包括以下步骤:
步骤1、采用光刻工艺和离子注入工艺在半导体衬底(1)的顶层一侧形成n型阱区(3),在半导体衬底(1)的顶层另一侧形成p型轻掺杂漂移区(2);
步骤2、采用氧化和淀积工艺依次形成栅氧化层和多晶硅,然后扩磷掺杂,刻蚀后在n型阱区(3)靠近p型轻掺杂漂移区(2)的一侧上形成栅氧化层(4)和栅极(5);
步骤3、在n型阱区(3)的另一侧注入硼杂质,横向扩散后形成p型重掺杂源极(6);
步骤4、在p型轻掺杂漂移区(2)远离n型阱区(3)的一侧中注入硼杂质以形成p型重掺杂漏极(7);
步骤5、在p型轻掺杂漂移区(2)上方且在栅极与p型重掺杂漏极之间形成n型Si层,在n型Si层上靠近栅极的一侧淀积电极;
步骤6、图形化刻蚀电极和n型Si层至p型轻掺杂漂移区(2)表面,在p型轻掺杂漂移区(2)上方形成多个均匀分布且沿着栅漏方向延伸的梳指状n型Si块和电极(10),通过多个电极(10)将多个n型Si块与p型重掺杂源极(6)进行电学连接,使所述多个n型Si块与p型重掺杂源极(6)相互连通。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010180007.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类