[发明专利]业务路径可编程方法及系统

权利要求书

1.一种业务路径可编程方法，其特征在于，应用于系统架构中的处理设备，所述系统架构还包括与所述处理设备相连的内存访问硬件模块，内存访问硬件模块设置于硬件组件之间，且，硬件组件外设置有旁路组件；所述方法包括：

所述处理设备存储有依据用户需求匹配的业务路径编程后获得的软件配置和路由配置；通过所述软件配置和所述路由配置，调整旁路组件的工作模式和内存访问硬件模块的工作模式、或调整内存访问硬件模块的工作模式来调整系统架构，于所述系统架构中实现与用户需求匹配的业务路径；

所述内存访问硬件模块中包括DMA直接内存存取引擎和开关组件，对DMA引擎和开关组件的调整，来实现对系统的硬件和软件架构的调整；

所述内存访问硬件模块包括：

用于连接硬件组件的开关组件1，和，用于连接其它硬件组件的开关组件2，且，所述开关组件1连接所述开关组件2；

与所述开关组件1连接的DMA引擎1，与所述开关组件2连接的DMA引擎2；

与所述DMA引擎1和DMA引擎2连接开关组件3，且，所述开关组件3连接处理设备。

2.如权利要求1所述的方法，其特征在于，所述通过所述软件配置和所述路由配置，调整旁路组件的工作模式和内存访问硬件模块的工作模式、或调整内存访问硬件模块的工作模式来调整系统架构包括：

通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用直通模式来调整系统架构；和/或，

通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用插入软件处理模式来调整系统架构；和/或，

通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用替换硬件处理模式来调整系统架构；和/或，

通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用硬件加速单处理模式来调整系统架构；和/或，

通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用硬件加速多处理模式来调整系统架构；和/或，

通过所述软件配置和所述路由配置调整旁路组件的工作模式，采用硬件旁路模式来调整系统架构；

在第一硬件组件和第二硬件组件之间设置第一内存访问硬件模块，且，第一内存访问硬件模块与所述处理设备相连；所述第一内存访问硬件模块包括：

用于连接第一硬件组件的第一开关组件1，和，用于连接第二硬件组件的第一开关组件2，且，所述第一开关组件1连接所述第一开关组件2；

与所述第一开关组件1连接的第一DMA引擎1，与所述第一开关组件2连接的第一DMA引擎2；

与所述第一DMA引擎1和第一DMA引擎2连接第一开关组件3，且，所述第一开关组件3连接所述处理设备；

则所述通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用直通模式来调整系统架构，包括：

所述处理设备控制第一开关组件1导通第一硬件组件，控制第一开关组件2导通第二硬件组件，于第一硬件组件和第二硬件组件之间实现直通模式；

所述通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用插入软件处理模式来调整系统架构，包括：

所述处理设备控制第一开关组件1导通第一硬件组件，控制第一开关组件2导通第二硬件组件，控制第一DMA引擎1和第一DMA引擎2处于工作状态；

第一DMA引擎1从第一硬件组件提取业务数据发送至处理设备，经处理设备的软件模块处理后，经第一DMA引擎2发送至第二硬件组件；或者，

第一DMA引擎2从第二硬件组件提取业务数据发送至处理设备，经处理设备的软件模块处理后，经第一DMA引擎1发送至第一硬件组件；

在第二硬件组件和第三硬件组件之间设置第二内存访问硬件模块，且，第二内存访问硬件模块与所述处理设备相连；其中，所述第二内存访问硬件模块包括：

用于连接第二硬件组件的第二开关组件1，和，用于连接第三硬件组件的第二开关组件2，且，所述第二开关组件1连接所述第二开关组件2；

与所述第二开关组件1连接的第二DMA引擎1，与所述第二开关组件2连接的第二DMA引擎2；

与所述第二DMA引擎1和第二DMA引擎2连接第二开关组件3，且，所述第二开关组件3连接所述处理设备；

则所述通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用替换硬件处理模式来调整系统架构，包括：

所述处理设备控制第一开关组件1导通第一硬件组件，控制第二开关组件2导通第三硬件组件，控制第一DMA引擎1和第二DMA引擎2处于工作状态；

第一DMA引擎1从第一硬件组件提取业务数据发送至处理设备，经处理设备的软件模块处理后或不经软件模块处理，经第二DMA引擎2发送至第三硬件组件；或者，

第二DMA引擎2从第三硬件组件提取业务数据发送至处理设备，经处理设备的软件模块处理或不经软件模块处理，经第二DMA引擎2发送至第一硬件组件；

通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用硬件加速单处理模式来调整系统架构，包括：

所述处理设备控制第一开关组件2导通第二硬件组件，控制第二开关组件1导通第二硬件组件，控制第一DMA引擎2和第二DMA引擎1处于工作状态；

处理设备的第一软件模块输出业务数据经第一DMA引擎2发送至第二硬件模块，经第二硬件模块硬件加速处理后，经第二DMA引擎1发送至处理设备的第二软件模块；

在第三硬件组件和第四硬件组件之间设置第三内存访问硬件模块，且，第三内存访问硬件模块与所述处理设备相连；其中所述第三内存访问硬件模块包括：

用于连接第三硬件组件的第三开关组件1，和，用于连接第四硬件组件的第三开关组件2，且，所述第三开关组件1连接所述第三开关组件2；

与所述第三开关组件1连接的第三DMA引擎1，与所述第三开关组件2连接的第三DMA引擎2；

与所述第三DMA引擎1和第三DMA引擎2连接第三开关组件3，且，所述第三开关组件3连接所述处理设备；

则通过所述软件配置和所述路由配置调整内存访问硬件模块的工作模式，采用硬件加速多处理模式来调整系统架构，包括：

所述处理设备控制第一开关组件2导通第二硬件组件，控制第二开关组件1导通第二硬件组件，控制第二开关组件2导通第三硬件组件，控制第三开关组件1导通第三硬件组件，控制第一DMA引擎2和第三DMA引擎1处于工作状态；

所述处理设备的第一软件模块输出业务数据经第一DMA引擎2发送至第二硬件组件，经第二硬件组件加速处理后，通过直通模式发送至第三硬件组件进行再次加速处理后，经第三DMA引擎1发送至处理设备的第二软件模块；

通过所述软件配置和所述路由配置调整旁路组件的工作模式，采用硬件旁路模式来调整系统架构，包括：

所述处理设备控制旁路组件处于旁路模式，以绕过硬件组件。