[发明专利]一种实时数据处理方法、装置及设备

说明书

本发明公开了一种实时数据处理方法、装置及设备，其中，数据处理包括写入数据和读取数据，当写入数据时，该方法包括：获取待传输数据；根据待传输数据的长度确定目标数据地址；将目标数据地址分为第一部分和第二部分，第一部分和第二部分分别包括表示更新先后的帧序号存储区和数据存储区；将待传输数据分别存入第一部分和第二部分的数据存储区，根据存入的先后顺序生成或更新帧序号，将帧序号存入帧序号存储区。该方法优化了软件应用层的协议，使得软件可以对应硬件的数据存储，从软件层面实现了数据实时性和完整性的有效判断。

技术领域

本发明涉及数据处理技术领域，具体涉及一种实时数据处理方法、装置及设备。

背景技术

在使用总线进行数据通讯时，当网络中间节点时钟(BC)设备从路由(RT)设备取出数据时，总线要求RT设备立刻反馈当前RT子地址当前缓存的数据，以保证数据的实时性，然而，BC设备从RT设备读取数据的时间不确定，有可能当前RT子地址中的数据正在进行更新过程中，这就导致了BC设备获取的数据不完整，若采用相关数据，则会导致控制数据的异常。

现有技术中通常采用硬件芯片解决上述问题，对于RT某子地址，在硬件芯片内设置有A/B两个缓冲区，当RT子地址进行缓存数据更新时，BC设备只能访问未进行缓存数据更新的缓存区，当RT子地址缓存数据更新完成时，BC就能访问到最新的缓存数据，但是随着1553B芯片的国产化和FPGA IP核化，部分“价格低廉”的硬件也可以实现使用A/B双缓存区的方案，然而对应的软件却无法有效判断的数据的完整性和实时性。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中软件无法有效判断数据实时性和完整性的缺陷，从而提供一种实时数据处理方法、装置及设备。

根据第一方面，本发明实施例提供了一种实时数据处理方法，用于写入数据，包括：获取待传输数据；根据待传输数据的长度确定目标数据地址；将目标数据地址分为第一部分和第二部分，所述第一部分和所述第二部分分别包括表示更新先后的帧序号存储区和数据存储区；将所述待传输数据分别存入所述第一部分和第二部分的数据存储区，根据存入的先后顺序生成或更新所述帧序号，将所述帧序号存入帧序号存储区。

结合第一方面，在第一方面的第一实施方式中，所述第一部分和所述第二部分还分别包括校验区和填充区。

结合第一方面，在第一方面的第二实施方式中，所述根据待传输数据的长度确定目标数据地址的步骤包括：判断所述待传输数据的长度是否小于预设第一阈值；当所述待传输数据的长度小于预设第一阈值时，将一个数据地址作为目标数据地址。

结合第一方面的第二实施方式，在第一方面的第三实施方式中，所述根据待传输数据的长度确定目标数据地址的步骤还包括：当所述待传输数据的长度不小于预设第一阈值时，判断所述待传输数据的长度是否小于预设第二阈值，所述第二阈值为所述数据地址传输的最大数据长度；当所述待传输数据的长度小于预设第二阈值时，将相邻的两个数据地址作为目标数据地址。

结合第一方面的第三实施方式，在第一方面的第四实施方式中，所述根据待传输数据的长度确定目标数据地址的步骤还包括：当所述待传输数据的长度不小于预设第二阈值时，增加所述数据地址的数目，增加的数据地址的数目根据所述待传输数据的长度确定；将增加后的数据地址作为目标数据地址。

根据第二方面，本发明实施例提供了一种实时数据处理方法，用于读取数据，包括获取目标数据地址；分别读取第一部分和第二部分的帧序号；获取最新更新完成的帧序号对应的数据存储区，读取该数据存储区内的数据内容。

结合第二方面，在第二方面的第一实施方式中，在所述分别读取第一部分和第二部分的帧序号之前，所述方法还包括：分别读取所述第一部分的校验区和所述第二部分的校验区，判断所述第一部分的校验区数据和所述第二部分的校验区数据与预设校验数据是否匹配；当所述第一部分的校验区数据和所述第二部分的校验区数据与预设校验数据匹配，分别读取所述第一部分和所述第二部分的帧序号。