[发明专利]用于使用数据收集进行的以OS为中心的性能监测的硬件支持

权利要求书

1.一种集成电路，其特征在于，其包括：

中央处理单元(CPU)；

存储器，所述存储器被配置成存储数据和CPU可执行指令；

定时器块组，所述定时器块组包括多个定时器实例，所述定时器实例被选择性地激活，以通过测量指定的软件执行事件来在应用代码执行期间收集运行时间性能数据；

单个性能监测控制寄存器，所述单个性能监测控制寄存器包括多个寄存器字段，所述寄存器字段用于响应于对所述性能监测控制寄存器的单个写入操作独立地控制所述多个定时器实例的激活行为；以及

一个或多个通信总线，连接所述一个或多个通信总线以通信地耦合所述CPU、所述存储器、所述定时器块组和所述性能监测控制寄存器。

2.根据权利要求1所述的集成电路，其特征在于，所述多个定时器实例中的每一个由所述CPU独立地设置以通过写入到与所述定时器实例相关联的定时器控制寄存器来测量用于指定软件执行事件的执行和/或停顿时间行为。

3.根据权利要求1所述的集成电路，其特征在于，所述多个定时器实例中的每一个被选择通过写入到提供用于控制所述定时器实例的硬件信号的所述单个性能监测控制寄存器来激活，或在所述定时器实例的设置期间通过写入到与所述定时器实例相关联的所述定时器控制寄存器来激活，其中所述激活可以限于正确设置的定时器实例，并且可以包括所述定时器实例的重新启动。

4.根据权利要求1所述的集成电路，其特征在于，所述多个定时器实例中的每一个都由所述CPU配置成通过使用单个写入操作写入到所述单个性能监测控制寄存器的所述多个寄存器字段被激活或去激活或保持当前状态。

5.根据权利要求1所述的集成电路，其特征在于，所述单个性能监测控制寄存器的所述多个寄存器字段包括一个或多个写入-1-清除(W1C)控制寄存器字段对，其中一对中的第一写入-1-清除控制寄存器字段的成功清除操作设置所述对的另一个写入-1-清除控制寄存器字段。

6.根据权利要求1所述的集成电路，其特征在于，每个定时器实例可以由所述单个性能监测控制寄存器中的对应寄存器字段来选择性地激活，以通过提供以下至少一个来测量软件执行事件：

所述软件执行的第一执行预算的第一观察；

对应于所述软件执行的执行状态的第二执行预算的第二观察；

由所述软件执行使用的硬件资源或软件资源的执行状态的时间预算的第三观察；和/或

当前正在运行的第一任务、未运行的第二任务或中断服务例程的第一执行状态的第一测量。

7.根据权利要求6所述的集成电路，其特征在于，当达到或超过执行或时间预算或者当测量达到预定值时，每个定时器实例可操作以向软件提供通知。

8.根据权利要求6所述的集成电路，其特征在于，每个定时器实例在启动观察时可操作以执行以下操作之一：

重新加载限定要观察的执行或定时器预算的预算值；

使用观察的先前值继续此观察；或者

加载启动值以启动新的测量；

其中所述操作基于写入到与所述定时器实例相关联的定时器控制寄存器的选择值设置的定时器实例选择。

9.根据权利要求1所述的集成电路，其特征在于，对所述性能监测控制寄存器的单个写入操作修改所述单个性能监测控制寄存器中的一组控制字段，所述一组控制字段包括用于在所述定时器组中为一个或多个定时器实例生成控制信号的一个或多个控制位。

10.一种用于在专用硬件控制寄存器的控制下使用一组硬件定时器收集运行时间性能数据的方法，其特征在于，其包括：

在执行应用码期间检测一个或多个第一触发事件；

响应于所述一个或多个第一触发事件，执行对专用硬件控制寄存器的第一访问，所述第一访问修改控制第一组硬件定时器的一个或多个第一控制字段；

响应于所述第一访问，激活由对应于所述一个或多个第一触发事件的一个或多个第一硬件定时器进行的观察或测量；

当所述一个或多个第一硬件定时器中的每一个执行对应观察或测量时执行软件执行；

在应用代码执行期间检测一个或多个第二触发事件；

响应于所述一个或多个第二触发事件，执行对所述专用硬件控制寄存器的第二访问，所述第二访问修改控制第二组硬件定时器的一个或多个第二控制字段；以及

响应于所述第二访问，对由所述一个或多个第一硬件定时器进行的所述观察或测量去激活，

其中所述第一组硬件定时器和所述第二组硬件定时器中的每个硬件定时器可操作以由从所述专用硬件控制寄存器中的控制字段产生的控制信号或在访问所述控制字段时激活或去激活。