[发明专利]级电路和具有该级电路的发射控制驱动器

权利要求书

1.一种级电路，其中，所述级电路包括：

输出电路，配置为响应于第一节点的电压和第二节点的电压将第一电源的电压或第二电源的电压供应给输出端子；

输入电路，配置为响应于供应给第一输入端子和第二输入端子的各个信号控制所述第二节点的电压和第三节点的电压；

第一信号处理器，配置为响应于所述第二节点的所述电压控制所述第一节点的所述电压；

第二信号处理器，耦接在所述第一节点和所述第三节点之间，并且配置为响应于第三信号处理器的输出电压和供应给第三输入端子的信号控制所述第一节点的所述电压；以及

所述第三信号处理器，配置为响应于供应给所述第一输入端子的信号控制所述第二节点的所述电压，

其中，所述第三信号处理器包括：

第三电容器，耦接在所述第一电源和所述第二节点之间；和

第三晶体管，耦接在所述第一电源和所述第三输入端子之间，并且包括耦接到所述第二节点的栅电极。

2.根据权利要求1所述的级电路，其中，当响应于所述第二节点的所述电压将所述第一电源的所述电压供应给所述输出端子时，所述第三晶体管截止，使得阻挡从所述第二输入端子流向所述第二节点的电流的路径。

3.根据权利要求1所述的级电路，其中，在响应于所述第二节点的所述电压将所述第一电源的所述电压供应给所述输出端子的同时，所述第三电容器的相对端之间的电位差保持恒定。

4.根据权利要求1所述的级电路，其中：

所述第三信号处理器还包括：第二晶体管，耦接在所述第一电源和介于所述第三电容器与所述第三晶体管之间的公共节点之间，所述第二晶体管包括耦接到所述第三节点的栅电极；并且

当响应于所述第二节点的所述电压将所述第一电源的所述电压供应给所述输出端子时，将所述第一电源的所述电压经由所述第二晶体管和所述第三电容器施加到所述第二节点。

5.根据权利要求1所述的级电路，其中，所述第二输入端子被供应有第一时钟信号，所述第三输入端子被供应有第二时钟信号，并且所述第一时钟信号和所述第二时钟信号具有相位差为半个周期或更大的相同的波形。

6.根据权利要求5所述的级电路，其中，供应给所述第一输入端子的所述信号的栅极导通电压部分与所述第一时钟信号的栅极导通电压部分重叠至少一次。

7.根据权利要求4所述的级电路，其中，所述第三信号处理器还包括：

第四晶体管，耦接在所述第三节点和所述第二输入端子之间，并且包括耦接到所述第二节点的栅电极；和

第五晶体管，耦接在所述第三节点和所述第二电源之间，并且包括耦接到所述第二输入端子的栅电极。

8.根据权利要求7所述的级电路，其中：

所述第四晶体管包括串联耦接在所述第三节点和所述第二输入端子之间的多个子晶体管；和

所述多个子晶体管的栅电极耦接到所述第二节点。

9.根据权利要求7所述的级电路，其中，所述第三信号处理器包括：

第十三晶体管，耦接在所述第一电源和第八节点之间，并且包括耦接到所述第三节点的栅电极；以及

第十四晶体管，耦接在所述第八节点和所述第二节点之间，并且包括耦接到所述第三输入端子的栅电极。

10.根据权利要求1所述的级电路，其中，所述输入电路包括耦接在所述第一输入端子和所述第二节点之间的第一晶体管，所述第一晶体管包括耦接到所述第二输入端子的栅电极。

11.根据权利要求1所述的级电路，其中，所述第二信号处理器包括：

第二电容器，耦接在所述第三节点和第六节点之间；

第六晶体管，耦接在所述第六节点和所述第三输入端子之间，并且包括耦接到所述第三节点的栅电极；以及

第七晶体管，耦接在所述第一节点和所述第六节点之间，并且包括耦接到所述第三输入端子的栅电极。