[发明专利]一种基于FPGA的小区搜索粗同步的实现方法

说明书

本发明涉及一种基于FPGA的小区搜索粗同步的实现方法，属于通信工程领域。接收10ms数据，对10ms的数据进行频谱搬移，对数据进行降采样，降采样是通过对输入有效位进行计数，计数满16的时候输出有效位就拉高，降采样之后，对数据进行归一化，归一化是采用32个数据除以这32个数据的最大值的方式来实现。将38656个数据分别存储在RAM中，存满数据后，将RAM中的数据与本地的ROM数据进行互相关，本地ROM储存的是本地生成序列。比较三组ID的峰均比，最后判断小区搜索是否成功，小区搜索成功则返回小区ID号以及最大值的位置，失败则继续进行小区搜索。本发明可以解决小区搜索粗同步的问题。

技术领域

本发明属于通信工程领域，涉及一种基于FPGA的小区搜索粗同步的实现方法。

背景技术

5G终端模拟器系统中小区搜索过程是终端与基站获取通信连接的第一步，而粗同步作为小区搜索第一步至关重要，粗同步的准确性以及在规定时间内能否完成至关重要。在5G终端模拟器系统中，接收IQ数据，通过频谱搬移、FIR滤波、降采样、归一化、RAM储存、互相关、搜索最大值以及求峰均比。目前针对小区搜索粗同步的fpga实现还很少，为了达到小区搜索在规定时间内完成，采用8路乘法器，在32个时钟内完成256个乘法。有效的提高了运算速率。

发明内容

有鉴于此，本发明的目的在于提供一种基于FPGA的小区搜索粗同步的实现方法，解决小区搜索粗同步的fpga实现问题。

为达到上述目的，本发明提供如下技术方案：

一种基于FPGA的小区搜索粗同步的实现方法，该方法包括以下步骤：

S1：将接收的数据进行频谱搬移，频谱搬移用到了vivado软件的rotateIP核，得到频谱搬移后的数据；

S2：将接收到的频谱搬移后的数据进行FIR滤波，FIR滤波使用了vivado软件的FIRIP核；

S3：对滤波后的数据进行降采样，通过对输入数据的有效位进行计数，计数满16的时候，将输出有效位拉高；

S4：将降采样后数据进行归一化，归一化是将每32个数据比较出实部绝对值最大值和虚部绝对值中更大的值，将这32个数据除以最大值，得到归一化的数值；

S5：将前38656个数据存储在RAM中；

S6：将RAM中的数据与ROM中存储的本地生成序列进行互相关；

S7：通过冒泡的方式算得前30个最大值，以及计算互相关之和，用和减去前30个最大值；进一步算得峰均比；

S8：算得峰均比之后比较三组id的大小，如果3组id中最大的那组的最大值大于预设的标准值，则粗同步成功，并返回小区id号以及最大值的位置，否则粗同步失败。

可选的，所述步骤S4中，所述对降采样的数据进行归一化，具体包括将降采样的数据实部与虚部分开，将实部与虚部转换成绝对值进行比较，每32个数据为一组；与此同时用vivado软件的fifo IP核对数据进行缓存，每次存满了32个数据就输出32个数据，此时32个数据的绝对值最大值已经算出，那么将32个数据除以绝对值的最大值，则完成归一化。

可选的，所述步骤S5中，存储在RAM中的数据是逐一的存储在8个深度为4832的RAM中，在取RAM中的数据时，索引为0时，则取出8个RAM中的第0个数据；当索引为1时，则取出第1个RAM的第1个数据，第2到8个数据的第0个数据。

可选的，所述步骤S6中，互相关的本质是滑动窗的操作，将对应不同id号的3组本地生成序列分成8组储存在8个ROM中；使用乘法器将RAM中的数据与ROM的数据相乘；每256次乘积之和为一次滑动窗的结果。