[发明专利]波特率时间误差检测器

权利要求书

1.一种时钟和数据恢复装置，用于将本地时钟信号与输入数据信号对齐，所述装置包括：

定时检测器，包括第一输入端子、第二输入端子和输出端子，所述定时检测器被配置为：

在所述第一输入端子处接收第一输入信号，所述第一输入信号表示一系列符号，

在所述第二输入端子处接收第二输入信号，所述第二输入信号表示所述第一输入信号与数字信号之间的差，所述数字信号包括包含所述一系列符号的所述输入数据信号的一系列数字样本，根据所述本地时钟信号的上升沿采集每个数字样本，

基于所述第一输入信号和所述第二输入信号确定时钟信号的定时调整，所述定时调整被配置为调整所述时钟信号的上升沿，以及

在所述输出端子处输出所述定时调整。

2.根据权利要求1所述的时钟和数据恢复装置，其中，当前符号周期的所述定时调整的值是所述当前符号周期的第一输入信号的值和先前符号周期的第二信号的值的乘积。

3.根据权利要求1所述的时钟和数据恢复装置，还包括时钟发生器，所述时钟发生器耦接到所述定时检测器的输出端子并接收所述定时调整，所述时钟发生器被配置为产生所述本地时钟信号并根据所述定时调整来调整所述本地时钟信号的上升沿。

4.根据权利要求1所述的时钟和数据恢复装置，其中，时钟发生器被配置为根据当前符号周期的所述定时调整的值来调整下一符号周期的所述时钟信号的上升沿。

5.根据权利要求1所述的时钟和数据恢复装置，其中，所述定时检测器包括耦接到所述第一输入端子的第一延迟电路，所述第一延迟电路被配置为将所述第一输入信号延迟符号周期。

6.根据权利要求5所述的时钟和数据恢复装置，其中，所述定时检测器包括耦接到所述第二输入端子的第二延迟电路，所述第二延迟电路被配置为将所述第二输入信号延迟两个所述符号周期。

7.根据权利要求6所述的时钟和数据恢复装置，其中，所述定时检测器包括耦接到所述第一延迟电路、所述第二延迟电路和所述输出端子的乘法器，所述乘法器被配置为将第一延迟信号和第二延迟信号相乘。

8.一种包括权利要求1所述的时钟和数据恢复装置的系统，所述系统还包括模数转换器(ADC)，所述模数转换器被配置为接收所述输入数据信号并根据所述本地时钟信号生成数字信号。

9.一种包括权利要求1所述的时钟和数据恢复装置的系统，所述系统还包括前馈滤波器，以过滤所述输入数据信号的样本以生成数字信号。

10.一种包括权利要求1所述的时钟和数据恢复装置的系统，所述系统还包括耦接到所述定时检测器的第一端子的限幅器，所述限幅器被配置为接收所述数字信号并输出所述一系列符号。