[发明专利]用于读出放大器电路的输入电路器件

权利要求书

1.用于读出放大器的输入电路，包括：

参考路径，包括第一磁隧道结MTJ器件和第一存取器件，其中，所述参考路径经由第一输入端子耦接到所述读出放大器；

位路径，包括第二MTJ器件和第二存取器件，其中，所述位路径经由第二输入端子耦接到所述读出放大器；以及

互补金属氧化物半导体CMOS电阻器，耦接到所述参考路径和所述位路径中的一个。

2.根据权利要求1所述的输入电路，其中，所述参考路径和所述位路径中的每一个包括单独的MTJ器件。

3.根据权利要求1所述的输入电路，其中，所述位路径的阻抗大于或小于所述参考路径的阻抗。

4.根据权利要求1所述的输入电路，其中，所述第一MTJ器件与低电阻状态相对应，并且其中，所述参考路径的阻抗在所述低电阻状态和高电阻状态之间。

5.根据权利要求1所述的输入电路，其中，所述第一MTJ器件与高电阻状态相对应，其中，所述参考路径的阻抗与高电阻状态相对应，并且其中，所述位路径的阻抗大于或小于所述高电阻状态。

6.根据权利要求1所述的输入电路，其中，所述CMOS电阻器包括晶体管或PDK电阻器。

7.根据权利要求1所述的输入电路，其中，所述CMOS电阻器以从所述第一输入端子到接地的串联布置与所述第一存取器件和所述第一MTJ器件耦接，或者所述CMOS电阻器以从所述第二输入端子到接地的串联布置与所述第二存取器件和所述第二MTJ器件耦接。

8.根据权利要求1所述的输入电路，其中，所述参考路径和所述位路径中的每一个还包括位线复用器、位线寄生电阻、源极线复用器、源极线寄生电阻和读取下拉器件。

9.根据权利要求1所述的输入电路，还包括与所述CMOS电阻器的第一端和第二端耦接的开关。

10.根据权利要求1所述的输入电路，其中，读取操作被配置为从位线或源极线执行。

11.根据权利要求10所述的输入电路，其中，如果在所述位线上执行所述读取操作并且所述第一MTJ与低电阻状态相对应，则确定所述CMOS电阻器在所述参考路径上耦接在所述第一MTJ器件与所述读出放大器的第一输入端子之间，或者所述CMOS电阻器耦接在所述第一存取器件与接地之间。

12.根据权利要求10所述的输入电路，其中，如果在所述源极线上执行所述读取操作并且所述第一MTJ器件与低电阻状态相对应，则确定所述CMOS电阻器在所述参考路径上耦接在所述第一MTJ器件与接地之间，或者所述CMOS电阻器耦接在所述第一存取器件与所述读出放大器的第一端子之间。

13.根据权利要求10所述的输入电路，其中，如果在所述位线上执行所述读取操作并且所述第一MTJ器件与高电阻状态相对应，则确定所述CMOS电阻器在所述位路径上耦接在所述第二MTJ器件与接地之间，或者所述CMOS电阻器耦接在所述第二存取器件与所述读出放大器的第二端子之间。

14.根据权利要求10所述的输入电路，其中，如果在所述源极线上执行所述读取操作并且所述第一MTJ器件与高电阻状态相对应，则确定所述CMOS电阻器在所述位路径上耦接在所述第二MTJ器件与所述读出放大器的第二输入端子之间，或者所述CMOS电阻器耦接在所述第二MTJ器件与接地之间。

15.根据权利要求1所述的输入电路，还包括被配置为减轻泄漏和系统电压偏移的电压降元件，其中所述电压降元件耦接在将所述参考路径和所述位路径进行结合的节点与接地之间，并且其中所述电压降元件包括电阻器、晶体管和电压发生器中的一个。