[发明专利]一种逻辑或门电路及逻辑或门电路设计方法

权利要求书

1.一种逻辑或门电路，采用现有神经计算单元硬件电路，其特征在于，包括：第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元、第五神经计算单元、第六神经计算单元、第七神经计算单元、第八神经计算单元、第九神经计算单元和第十神经计算单元；其中，

第一神经计算单元(in₁)接收第一输入信号，第二神经计算单元(in₂)接收第二输入信号；第一神经计算单元(in₁)通过突触分别向第三神经计算单元(1)、第四神经计算单元(2)和第六神经计算单元(4)发送脉冲；第二神经计算单元(in₂)通过突触分别向第三神经计算单元(1)、第五神经计算单元(3)和第七神经计算单元(5)发送脉冲；所述第三神经计算单元(1)、第四神经计算单元(2)、第五神经计算单元(3)分别通过突触向第八神经计算单元(6)发送脉冲；所述第六神经计算单元(4)、第七神经计算单元(5)分别通过突触向第九神经计算单元(7)发送脉冲；所述第八神经计算单元(6)、第九神经计算单元(7)通过突触向第十神经计算单元(out)发送脉冲；

第一信息过滤单元(ast₁)分别与第三神经计算单元(1)、第四神经计算单元(2)、第五神经计算单元(3)到第八神经计算单元(6)的三条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝3进行比较；

第二信息过滤单元(ast₂)分别与第六神经计算单元(4)、第七神经计算单元(5)到第九神经计算单元(7)的两条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝2进行比较；

第三信息过滤单元(ast₃)分别与第八神经计算单元(6)、第九神经计算单元(7)到第十神经计算单元(out)的两条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝2进行比较；

情况1：如果正在传递的脉冲数目大于等于信息过滤单元的阈值，那么这些脉冲将被信息过滤单元进行过滤移除，此时脉冲无法通过突触到达目标神经计算单元；

情况2：如果正在传递的脉冲数目小于信息过滤单元的阈值，那么这些脉冲将顺利通过突触到达目标神经计算单元。

2.如权利要求1所述的一种逻辑或门电路，其特征在于，

所述第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元、第五神经计算单元、第六神经计算单元、第七神经计算单元、第八神经计算单元、第九神经计算单元和第十神经计算单元采用统一的激发方式。

3.如权利要求2所述的一种逻辑或门电路，其特征在于，

所述第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元、第五神经计算单元、第六神经计算单元、第七神经计算单元、第八神经计算单元、第九神经计算单元和第十神经计算单元统一为：基于脉冲累加信息编码方式，其激发方式为无论积累多少个脉冲，神经计算单元都将激发，每次消耗1个脉冲，向外发送1个脉冲，直至所包含的脉冲数目变为0。

4.如权利要求2所述的一种逻辑或门电路，其特征在于，

所述第一神经计算单元、第二神经计算单元、第三神经计算单元、第四神经计算单元、第五神经计算单元、第六神经计算单元、第七神经计算单元、第八神经计算单元、第九神经计算单元和第十神经计算单元统一为：

基于脉冲累加信息编码方式，其激发方式为a^*/a→a；其中，

字母a表示脉冲，脉冲的累加表示为字母a的多重集；

a^*表示为任意数目的累加脉冲；

“→”左边的脉冲a表示消耗的脉冲数为1，“→”右边的脉冲a表示传递给临近神经计算单元的脉冲数为1。