[发明专利]三维存储器及其制备方法

权利要求书

1.一种三维存储器，其特征在于，包括：

衬底；

外延层，所述外延层设于所述衬底上；

堆叠结构，所述堆叠结构包括多个层叠于所述外延层上的绝缘层/栅极层交叠层；

多排沟道结构，每排所述沟道结构包括多个间隔排列的NAND串，每个所述NAND串贯穿所述堆叠结构和所述外延层；

顶部选择栅切口，所述顶部选择栅切口位于任意相邻两排所述沟道结构之间，并穿过所述堆叠结构的部分；

栅缝隙孔结构，所述栅缝隙孔结构设于所述顶部选择栅切口并贯穿所述顶部选择栅切口、以及贯穿所述堆叠结构，且部分位于所述外延层。

2.如权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括栅缝隙结构，所述栅缝隙结构位于所述多排沟道结构的两侧并贯穿所述堆叠结构，且部分位于所述外延层。

3.如权利要求1所述的三维存储器，其特征在于，所述栅缝隙孔结构为多个，多个所述栅缝隙孔结构间隔并排设于所述顶部选择栅切口。

4.如权利要求3所述的三维存储器，其特征在于，所述栅缝隙孔结构的横截面为圆形或方形。

5.如权利要求4所述的三维存储器，其特征在于，所述沟道结构为12排，每4排所述沟道结构之间形成有所述顶部选择栅切口及多个所述栅缝隙孔结构。

6.一种三维存储器的制备方法，其特征在于，包括：

提供半导体结构，所述半导体结构包括衬底和设于所述衬底上的堆叠结构，NAND串贯穿所述堆叠结构；

在所述半导体结构上形成顶部选择栅切口，所述顶部选择栅切口贯穿部分所述堆叠结构；

在所述顶部选择栅切口上形成栅缝隙孔，所述栅缝隙孔贯穿所述顶部选择栅切口和所述堆叠结构；

通过所述栅缝隙孔将所述堆叠结构靠近所述衬底侧的牺牲层替换形成外延层。

7.如权利要求6所述的制备方法，其特征在于，在形成所述栅缝隙孔的同时形成栅缝隙。

8.如权利要求7所述的制备方法，其特征在于，在通过所述栅缝隙孔形成所述外延层的同时，还通过所述栅缝隙形成所述外延层。

9.如权利要求8所述的制备方法，其特征在于，形成所述外延层之后，所述方法还包括通过所述栅缝隙孔和所述栅缝隙将所述堆叠结构中的其他牺牲层替换成栅极层。

10.如权利要求9所述的制备方法，其特征在于，形成所述外延层的方法包括：

通过所述栅缝隙孔和所述栅缝隙去除所述堆叠结构靠近所述衬底侧的牺牲层，形成空隙；

通过所述栅缝隙孔和所述栅缝隙在所述空隙中形成外延层。

11.如权利要求9所述的制备方法，其特征在于，所述栅缝隙孔为多个，多个所述栅缝隙孔间隔并排设于所述顶部选择栅切口上。

12.如权利要求11所述的制备方法，其特征在于，所述栅缝隙孔的横截面为圆形或方形。

13.如权利要求12所述的制备方法，其特征在于，将所述堆叠结构中的所述牺牲层替换成所述栅极层之后，在所述栅缝隙和所述栅缝隙孔中形成导电结构。