[发明专利]一种时钟质量监测电路

说明书

本发明提供一种时钟质量监测电路，包括：锁相环、相位调整器和判断模块；所述锁相环的输入端用于输入被测时钟信号；所述相位调整器用于将所述锁相环输出的被测时钟信号的相位前移预设相位，得到第一位移信号，用于将所述锁相环输出的被测时钟信号的相位后移预设相位，得到第二位移信号；所述判断模块用于，当所述第一位移信号和第二位移信号满足对应的第一预设条件和第二预设条件时，对所述被测时钟移信号进行采样，得到第一采样信号和第二采样信号；判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息，可以及时地监测出时钟信号质量异常。

技术领域

本发明涉及电子电路技术领域，具体涉及一种时钟质量监测电路。

背景技术

时钟是电子产品系统中一个非常重要的部分，几乎所有的电子组件都是在时钟的作用下同步运作的。因此，时钟信号质量的好坏会直接影响电子产品系统的稳定性。目前，电子产品系统一般会对时钟信号质量进行监测。

现有技术中，时钟信号质量监测主要通过计算一段时间内时钟信号频率的平均值来实现。具体地，计算一段时间内时钟信号频率的平均值，当平均值超过一定的阈值范围时，表明时钟信号出现了异常。但是这样的实现方式是在时钟信号质量变差后，再过一段时间才能监测到，监测的实效性较差。

因此，本领域技术人员需要提供一种时钟质量实时监测电路，相比较现有技术，可以及时地监测出时钟信号质量异常。

发明内容

有鉴于此，本发明实施例提供一种时钟质量监测电路，以实现被测时钟信号的信号异常状况的可靠监测。

为实现上述目的，本发明实施例提供如下技术方案：

一种时钟质量监测电路，其特征在于，包括：

锁相环、相位调整器和判断模块；

所述锁相环的输入端用于输入被测时钟信号；

所述相位调整器用于将所述锁相环输出的被测时钟信号的相位前移预设相位，得到第一位移信号，用于将所述锁相环输出的被测时钟信号的相位后移预设相位，得到第二位移信号；

所述判断模块用于，当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号，当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号，判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息。

可选的，上述时钟质量监测电路中，所述判断模块包括：

第一采样器、第二采样器和判断器；

所述第一采样器用于：当所述第一位移信号满足第一预设条件时，对所述被测时钟信号进行采样，得到第一采样信号；

所述第二采样器用于：当所述第二位移信号满足第二预设条件时，对所述被测时钟信号进行采样，得到第二采样信号；

所述判断器用于：判断所述第一采样信号和第二采样信号的值是否满足预设规则，当不满足所述预设规则时，输出用于表征被测时钟信号异常的提示信息。

可选的，上述时钟质量监测电路中，所述相位调整器包括：

第一相位调整器和第二相位调整器；

所述第一调整器用于将经由所述锁相环输出的缓变的被测时钟信号相位前移预设相位得到第一位移信号，所述第二调整器用于将经由所述锁相环输出的缓变的被测时钟信号相位后移预设相位，得到第二位移信号。

可选的，上述时钟质量监测电路中，所述第一预设条件为第一位移信号的上升沿和/或下降沿到来；

所述第二预设条件为第二位移信号的上升沿和/或下降沿到来。