[发明专利]读取放大器及增强负载模块读取可靠性的方法和装置

说明书

本发明公开了一种读取放大器设计，应用于MRAM单元，且包括：互相连接的偏置电路单元，基本单元，反耦合结构单元以及输出比较器。反耦合结构单元用于对冲基本单元的公共电压对偏置电路单元的偏置电压的耦合。相比于现有技术中在关键电路上增加大量电容以对抗耦合的方式，本申请在基本单元上连接一个反耦合结构单元，来应对数据选择器打开和/或关闭时，公共电压发生突变而对偏置电压造成的影响。避免了由于电容耦合造成的偏置电压的微小偏移，从而对读取裕度和准确率造成影响的问题，进而提高了读取放大器的可靠性。进一步地，利用一个简单的电路结构对抗耦合，既节省了电路版图的面积，也减少了电流环路的形成时间。

技术领域

本发明涉及半导体技术领域，特别涉及一种读取放大器设计及其增强负载模块读取可靠性的方法和装置。

背景技术

STT-MRAM(Spin Transfer Torque Magnetic Random Access Memory，自旋转移矩磁性随机存储器)具有高读写速度、高密度、低功耗、长数据保存时间和高寿命等特点，在半导体技术领域有着不可估量的广阔前景。而MRAM(Magnetic Random Access Memory，磁性随机存储器)因其具有MTJ(magnetic tunnel junction，磁性隧道结)的结构特点，具有电阻可变性，因此可以通过不同的MTJ的电阻状态来处理和存储数据信息。

然而，由于受到工艺的限制，MRAM存储单元的高阻和低阻两种状态的电阻值比率,即TMR(Tunnel Magnetoresistance,穿隧磁阻)较低，由此导致读取电路区分两种状态的窗口比较小。

进一步地，MRAM存储单元的读入过程为：通过比较MRAM的读取电流和参考电流的大小可以得到MRAM状态，但是由于TMR较小，“0”状态和“1”状态的电流差较小，因此为了避免读取数据出现错误，对于参考电流的准确性要求较高。

图1为目前常见的读取放大器设计的电路结构示意图，其具体包括如图1所示的偏置电路单元1和基本单元2，可以看出该读取放大器设计存在两个问题：第一，如果位线电压升高超过工艺允许限度，有可能会造成被读取单元已写入状态的误“翻转”，因此有必要对读取过程中的位线电压做限幅；因为位线电压较低，导致MRAM电流偏小；第二，由于MRAM的测量电流很小，“0”状态和“1”状态时的TMR也很小，因此测量准确度容易受到干扰，例如MUX(multiplexer)开关的瞬间，公共电压VC(Common Voltage)突变，会耦合到偏置电压VB(Biased Voltage)，这种由于电容耦合造成的负载模块23的偏置电压VB的微小偏移，就将导致读裕度的减小乃至读错误，即影响了负载模块23电流的稳定性，从而影响读取放大器设计器件的可靠性。

当前，消除电容耦合的传统方式是在关键线路上增加大量电容进行稳压，但是这种方式不仅会在电路版图上占用较大的面积，并且由于电容的充放电所需时间较长，还会延长电流环路的建立时间，此外，增加电容并无法有效消除耦合，读取放大器设计的可靠性还是不高。

发明内容

本发明的目的在于解决现有技术中，读取放大器设计的可靠性较低的问题。本发明提供了一种读取放大器设计,可提高读取放大器的可靠性。

为解决上述技术问题，本发明的实施方式公开了一种读取放大器设计，应用于MRAM单元，包括互相连接的偏置电路单元，基本单元，以及反耦合结构单元，所述反耦合结构单元用于对冲所述基本单元的公共电压对所述偏置电路单元的偏置电压的耦合。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种读取放大器设计，所述反耦合结构单元包括依次串联的上拉通道、反耦合寄生模块和下拉通道，其中所述反耦合寄生模块的源极与所述上拉通道的漏极连接、漏极与所述下拉通道的漏极连接，且所述反耦合寄生模块的栅极与偏置电压连接，所述上拉通道和所述下拉通道的栅极与时钟信号连接。