[发明专利]高速链路信号完整性评估方法、系统、终端及存储介质

权利要求书

1.一种高速链路信号完整性评估方法，其特征在于，包括：

设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；

计算所述标准损耗值与规范损耗值的损耗差值；

根据所述损耗差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；

将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。

2.根据权利要求1所述的方法，其特征在于，所述设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值，包括：

根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；

采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。

3.根据权利要求1所述的方法，其特征在于，所述将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值，包括：

将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；

根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；

以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。

4.一种高速链路信号完整性评估系统，其特征在于，包括：

标准设置单元，配置用于设置标准拓扑链路并计算所述标准拓扑链路的标准损耗值；

差值计算单元，配置用于计算所述标准损耗值与规范损耗值的损耗差值；

长度修正单元，配置用于根据所述损耗差值和标准拓扑链路的主板走线损耗参数计算修正主板走线长度；

仿真计算单元，配置用于将修正主板走线长度作为DOE仿真基础值，并将标准拓扑链路的过孔数量和标准连接器作为变量进行DOE仿真，获取标准拓扑链路的损耗极限值。

5.根据权利要求4所述的系统，其特征在于，所述标准设置单元包括：

第一计算模块，配置用于根据标准拓扑链路的走线长度、单位损耗、过孔数量、标准连接器、标准Cable的损耗值计算标准拓扑链路的插入损耗值；

第二计算模块，配置用于采集准拓扑链路的发送端包和接收端包，并根据发送端包和接收端包以及插入损耗值计算标准拓扑链路的标准损耗值。

6.根据权利要求4所述的系统，其特征在于，所述仿真计算单元包括：

初始拟合模块，配置用于将损耗差值最小的主板走线长度取值作为DOE仿真基础值，得到标准拓扑链路的过孔数量变量和标准连接器变量的眼宽、眼高的拟合曲线；

极限筛选模块，配置用于根据所述拟合曲线生成多个眼宽、眼高，选取并记录损耗值最小的变量取值；

动态拟合模块，配置用于以预设长度为步长增大主板走线长度并进行DOE仿真，获取最小损耗值。

7.一种终端，其特征在于，包括：

处理器；

用于存储处理器的执行指令的存储器；

其中，所述处理器被配置为执行权利要求1-3任一项所述的方法。

8.一种存储有计算机程序的计算机可读存储介质，其特征在于，该程序被处理器执行时实现如权利要求1-3中任一项所述的方法。