[发明专利]碳化硅场效应晶体管及其制备方法、碳化硅功率器件

说明书

本发明提供一种碳化硅场效应晶体管及其制备方法、碳化硅功率器件，所述晶体管包括：上表面开设有U型槽栅的外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p‑阱区和n+阱区，所述源极通过所述过孔与所述p‑阱区和/或所述n+阱区电连接。本发明解决了制备晶体管时，在沟槽底部因氧化膜厚度不足或底部尖锐边角处氧化膜覆盖不足容易因电场集中产生栅氧击穿，导致碳化硅金属‑氧化物半导体场效应晶体管的栅氧可靠性低的问题。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种碳化硅场效应晶体管及其制备方法、碳化硅功率器件。

背景技术

SiC U-MOSFET(碳化硅U型金属-氧化物半导体场效应晶体管)提升可靠性，可以使槽形底部结构更圆滑来解决该问题，如图1a所示，但是U型槽栅刻蚀难度较大，工艺较为复杂，底部很难形成圆滑的结构形貌。或者加入深p+区域也可进一步加强功率U-MOSFET的可靠性，引入的p+区域能够减小槽形结构边角处的电场，如图1b所示，但是本方法较为繁琐，需要控制p+区域远离槽栅侧墙，以免引起阈值电压的大幅增高。

对于可以耐更高电压的SiC MOSFET来说，对于栅氧的可靠性问题值得关注，槽栅MOSFET的氧化膜耐压可能低于碳化硅漂移区本征电压，故其击穿电压受氧化膜击穿限制。在槽栅底部设置p+屏蔽层可以很好地解决这一问题，如图2所示。与之前的深p+区域类似，p+屏蔽层也能在n型漂移区内展开大的空间电荷区，通过空间电荷区耐压能有效降低沟槽底部氧化膜的电场强度，提高器件的可靠性。p+屏蔽层通常通过离子注入形成，但是因碳化硅的硬度的问题，注入过程中，可能会导致晶格损伤。

综上，现有技术中，制备碳化硅金属-氧化物半导体场效应晶体管时，存在沟槽底部因氧化膜厚度不足或底部尖锐边角处氧化膜覆盖不足容易因电场集中产生栅氧击穿，导致碳化硅金属-氧化物半导体场效应晶体管的栅氧可靠性低的问题。

发明内容

本发明实施例提供一种碳化硅场效应晶体管及其制备方法、碳化硅功率器件，以解决制备碳化硅金属-氧化物半导体场效应晶体管时，在沟槽底部因氧化膜厚度不足或底部尖锐边角处氧化膜覆盖不足容易因电场集中产生栅氧击穿，导致碳化硅金属-氧化物半导体场效应晶体管的栅氧可靠性低的问题。

为了解决上述技术问题，本发明是这样实现的：

第一方面，本发明实施例提供了一种碳化硅金属-氧化物半导体场效应晶体管，包括：上表面开设有U型槽栅的外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述p-阱区和/或所述n+阱区电连接。

可选的，所述氧化膜为二氧化硅膜。

可选的，所述碳化硅金属-氧化物半导体场效应晶体管为p型或n型。

可选的，所述碳化硅金属-氧化物半导体场效应晶体管为n型，包括：上表面开设有U型槽栅的n+外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述n+阱区电连接。

可选的，所述碳化硅金属-氧化物半导体场效应晶体管为p型，包括：上表面开设有U型槽栅的p+外延片，位于所述外延片下表面的漏极，包覆所述U型槽栅内壁的氧化膜，位于所述U型槽栅内的多晶硅栅，具有过孔的绝缘层，以及位于所述绝缘层之上的源极；所述外延片包括外延层和位于所述外延层下表面的衬底，所述外延层形成有p-阱区和n+阱区，所述源极通过所述过孔与所述p-阱区电连接。