[发明专利]驱动电路及显示面板

说明书

本申请提供一种驱动电路及显示面板，在驱动电路结构中，时钟信号线群组包括多条时钟信号线，多条时钟信号线并排设置，相邻两时钟信号线之间具有第一间距；非高频信号线设置在所述时钟信号线群组的两侧；冗余时钟信号线设置在时钟信号线群组和非高频信号线之间；冗余时钟信号线接入的信号与时钟信号线接入的信号的频率和振幅相同。本申请通过增设冗余时钟信号线，使得时钟信号线群组中的时钟信号线受到的侧向电容耦合情况均相同，达到各个时钟信号线负载平衡的效果。

技术领域

本申请涉及一种显示技术领域，特别涉及一种驱动电路及显示面板。

背景技术

在现有1Gate 1Data（同一行子像素和同一条扫描线连接，同一列子像素与同一条数据线连接）架构的8K（分辨率为7680*4320）显示面板对信号变化的敏感性极高，而目前8K显示面板中时钟信号线一般竖直排布在面板两侧，左右两侧的时钟信号线的旁边设置有低频信号线A或直流信号线。如图1所示，时钟信号线CK1与时钟信号线CK6所受的侧向耦合效应与中间时钟信号线CK2到时钟信号线CK5信号线不完全一致，因此会出现两侧时钟信号线信号线负载与中间时钟信号线负载不同的情况，进而导致显示面板的水平线类不良。

发明内容

本申请实施例提供一种驱动电路及显示面板，以解决现有的时钟信号线负载不同导致显示面板的水平线类不良的技术问题。

本申请实施例提供一种驱动电路，其包括：

信号发生器；

驱动电路单元；

时钟信号线群组，所述时钟信号线群组包括多条时钟信号线，所述时钟信号线的输入端电性连接于所述信号发生器，所述时钟信号线的输出端电性连接于所述驱动电路单元；多条所述时钟信号线并排设置，相邻的两所述时钟信号线之间具有第一间距；

非高频信号线，所述非高频信号线的输入端电性连接于所述信号发生器，所述非高频信号线设置在所述时钟信号线群组的两侧；以及

冗余时钟信号线，所述冗余时钟信号线的输入端电性连接于所述信号发生器；所述冗余时钟信号线设置在所述时钟信号线群组和所述非高频信号线之间；所述冗余时钟信号线与相邻的所述时钟信号线具有第二间距；所述第二间距等于所述第一间距，所述冗余时钟信号线接入的信号的频率和振幅与所述时钟信号线接入的信号的频率和振幅相同。

在本申请实施例的所述驱动电路中，所述冗余时钟信号线的宽度小于或等于所述时钟信号线的宽度。

在本申请实施例的所述驱动电路中，所述冗余时钟信号线的材料和所述时钟信号线的材料一致。

在本申请实施例的所述驱动电路中，所述冗余时钟信号线的材料为金属、金属合金和金属氧化物中的一种。

在本申请实施例的所述驱动电路中，所述非高频信号线与相邻的所述冗余时钟信号线具有第三间距，所述第三间距等于第二间距。

在本申请实施例的所述驱动电路中，所述非高频信号线为低频信号线或直流信号线。

在本申请实施例的所述驱动电路中，所述非高频信号线为低频信号线，所述低频信号线的输出端电性连接于所述驱动电路单元或公共电极。

本申请还涉及一种显示面板，其包括驱动电路，所述驱动电路设于所述显示面板的非显示区，其中，所述驱动电路包括：

信号发生器；

驱动电路单元；

时钟信号线群组，所述时钟信号线群组包括多条时钟信号线，所述时钟信号线的输入端电性连接于所述信号发生器，所述时钟信号线的输出端电性连接于所述驱动电路单元；多条所述时钟信号线并排设置，相邻的两所述时钟信号线之间具有第一间距；