[发明专利]一种掩膜版

说明书

本发明实施例公开了一种掩膜版。该掩膜版包括第一边界区和多个曝光图案区，第一边界区包括围绕多个曝光图案区的区域；第一边界区中设置有多个第一套刻标记单元，每个第一套刻标记单元包括多个套刻标记；多个套刻标记沿相邻近的横向或纵向的第一边界线的延伸方向依次排列；多个第一套刻标记单元以掩膜版的中心线为对称轴两两对称，且对称的两个第一套刻标记单元形成一个套刻标记组；位于同一套刻标记组的两个第一套刻标记单元中的套刻标记的排列方向平行且相互错位。本发明实施例解决了现有的掩膜版布局限制了晶圆芯片数量的问题，实现了边界区面积的缩小，同时缩小了曝光场之间的间距，提高了晶圆的利用率，改善了芯片的生产效率。

技术领域

本发明实施例涉及半导体技术，尤其涉及一种掩膜版。

背景技术

随着集成电路产业的发展，一片晶圆上形成晶体管的数量也越来越多。在集成电路的生产制造过程中，需要将多个层进行物理关联，以满足使用要求。那么，每一层就必须达到和前层在一定范围内的对准(alignment)，即套刻精度(overlay)，其是制约着光刻工艺的水平的一个因素，同时，套刻标记的布局在对集成度要求越来越高的时代，也同样需要引起注意。

图1是现有的掩膜版的结构示意图，图2是图1所示掩膜版下方局部的放大示意图，参考图1和图2，现有掩膜版通常包括2×4个曝光图案区10，相邻的曝光图案区10之间以及曝光图案区10的外围为边界区20，其中，曝光图案区10用于将图案转移至在晶圆上，在晶圆上形成芯片(Die)，也即，该掩膜版可一次性转移形成2×4个芯片。

如图所示，边界区20设置有多个套刻标记(overlay mark)单元200，以保证套刻精度。每个套刻标记单元200中包括两行或两列套刻标记201。然而，两行或两列的套刻标记201限制了边界区20的宽度的缩小，使得边界区20的面积占比过大，在限定掩膜版大小的情况下，只能设置固定数量的曝光图案区，也即限定了形成的芯片的数量。

发明内容

本发明提供一种掩膜版，以实现边界区面积的缩小，减小边界区的面积占比，增加曝光图案区的数量。

本发明实施例提供了一种掩膜版，包括第一边界区和多个曝光图案区，所述多个曝光图案区阵列排布，所述第一边界区包括围绕所述多个曝光图案区的区域；

所述第一边界区中设置有多个第一套刻标记单元，每个第一套刻标记单元包括多个套刻标记；所述第一边界区具有与阵列排布的所述多个曝光图案区对应的横向和纵向的第一边界线，所述多个套刻标记沿相邻近的横向或纵向的所述第一边界线的延伸方向上依次排列；

所述多个第一套刻标记单元以所述掩膜版的中心线为对称轴两两对称，且相互对称的两个所述第一套刻标记单元形成一个套刻标记组；位于同一套刻标记组的其中一个所述第一套刻标记单元中的套刻标记的排列方向，与另一所述第一套刻标记单元中的套刻标记的排列方向平行，并且，在套刻标记的排列方向上，其中一个第一套刻标记单元中的套刻标记与另一所述第一套刻标记单元中的套刻标记相互错位。

可选地，所述第一套刻标记单元包括至少一个套刻标记子单元，每个所述套刻标记子单元包括多个所述套刻标记；

在套刻标记的排列方向上，位于同一套刻标记组的其中一个所述第一套刻标记单元中的所述套刻标记子单元，与另一所述第一套刻标记单元中的所述套刻标记子单元相互错位。

可选地，每个套刻标记子单元中包括3-5个所述套刻标记。

可选地，令所述第一边界区在垂直于相邻近的横向或纵向的所述第一边界线的方向上的长度为L₁，所述套刻标记的轮廓在垂直于横向或纵向的所述第一边界线的方向上的最大长度为D₁，L₁和D₁满足关系式：D₁≤L₁≤2D₁。