[发明专利]用于减少两级式存储器中的目录更新开销的混合式基于目录和监听的一致性在审
申请号: | 202010206931.2 | 申请日: | 2020-03-23 |
公开(公告)号: | CN111913891A | 公开(公告)日: | 2020-11-10 |
发明(设计)人: | V·基塔;J·巴克斯特;S·P·穆拉利达拉;S·文卡特斯瓦兰;D·刘;N·辛格;B·法西姆;S·D·斯特姆 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/0817 | 分类号: | G06F12/0817;G06F12/084;G06F12/0842;G06F12/0875;G06F12/0808;G06F12/0811;G06F9/38 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 李炜;黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 减少 两级 存储器 中的 目录 更新 开销 混合式 基于 监听 一致性 | ||
处理器包括:具有高速缓存的一个或多个核;高速缓存归属代理(CHA);近存储器控制器,耦合至近存储器,并耦合至远存储器控制器,该近存储器控制器用于:从CHA接收针对存储器地址的第一存储器读取操作;在近存储器处检测针对第一存储器地址的未命中;将第二存储器读取操作发布到远存储器控制器,以从远存储器的存储器地址检取具有第一数据的高速缓存行;响应于第二存储器读取操作,从远存储器控制器接收高速缓存行;以及将高速缓存行发送到CHA,伴随着在CHA处的高速缓存行的目录状态的强制改变,该强制改变用于使CHA在远存储器中不存在目录状态的情况下监听远程插槽以维持针对高速缓存行的数据一致性。
技术领域
本公开关于维持基于高速缓存的存储器中的一致性,并且更具体地关于用于减少两级式存储器中的目录更新开销的混合式基于目录和监听的一致性。
背景技术
两级式存储器(2LM)是用于将新的高容量非易失性存储器(NVM)技术启用为系统存储器的分层式存储器子系统。此类高容量NVM技术的示例被部署在加利福尼亚州圣克拉拉市的公司的三维(3D)XpointTM(3DXP)存储器中。虽然高容量NVM在等待时间和带宽(BW)方面显著地好于其他存储技术,但是在这两方面仍逊色于动态随机存取存储器(DRAM)。在2LM中,DRAM被用作在被称为远存储器(FM)的系统存储器前面的近存储器(NM)高速缓存,以滤除大多数引用而使其不去往系统存储器。以此方式,2LM存储器子系统缓解了对来自高容量NVM的低于DRAM性能的性能的显著的负面影响,同时仍利用高容量NVM的容量和成本益处。
附图说明
图1是根据各实施例的用于减少两级式存储器中的目录更新开销的混合式基于目录和监听的一致性的系统的框图。
图2A是根据实施例的在两级式存储器中的示例高速缓存行的集合,在该两级式存储器中,近存储器(NM)和远存储器(FM)两者中的一致性利用目录被跟踪。
图2B是根据实施例的在两级式存储器中的示例高速缓存行的集合,在该两级式存储器中,NM中的一致性经由目录,并且FM中的一致性经由监听协议。
图3是图示根据实施例的混合式基于目录和监听的一致性的基于设备的流程图。
图4是图示根据实施例的用于混合式基于目录和监听的一致性的方法的流程图。
图5A是图示根据一个实施例的有序流水线以及寄存器重命名级、乱序发布/执行流水线的框图。
图5B是图示根据本公开的实施例的用于可实现对混合式基于目录和监听的一致性的硬件支持的处理器或集成电路的微架构的框图。
图6图示根据本公开的实施例的用于实现混合式基于目录和监听的一致性的处理器或集成电路的微架构的框图。
图7是根据一个实施例的计算机系统的框图。
图8是根据另一实施例的计算机系统的框图。
图9是根据一个实施例的片上系统的框图。
图10图示计算系统的框图的另一实施例。
图11图示计算系统的框图的另一实施例。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010206931.2/2.html,转载请声明来源钻瓜专利网。