[发明专利]多接合存储器设备中的并行存储器操作

说明书

公开了一种包括集成存储器模块的半导体设备。所述集成存储器模块包括：第一半导体管芯，所述第一半导体管芯包括第一非易失性存储器单元；第二半导体管芯，所述第二半导体管芯包括第二非易失性存储器单元；以及第三半导体管芯，所述第三半导体管芯包括控制电路。所述第一半导体管芯、所述第二半导体管芯和所述第三半导体管芯接合在一起。所述控制电路被配置为控制所述第一存储器单元中的存储器操作以及并行地控制所述第二存储器单元中的存储器操作。

背景技术

便携式消费电子器件需求的强劲增长推动了对高容量存储设备的需 求。非易失性半导体存储器设备，诸如闪存存储卡，已广泛用于满足对数 字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐 用的设计以及它们的高可靠性和大容量，使得此类存储器设备理想地用于 多种电子设备中，包括例如数字照相机、数字音乐播放器、视频游戏控制 器、PDA和蜂窝电话。

最近，已经提出了使用三维(3D)结构的超高密度存储器设备。3D结 构的一个示例是具有形成多层的存储器单元串的堆叠存储器结构。一种此 类存储设备有时被称为位成本可扩展(BiCS)体系结构。3D存储器结构允 许高的面密度，作为本文使用的术语是指每个表面积可存储的位数。除了 存储器单元之外，3D存储器设备包括用于控制对存储器单元进行读取/写入 的逻辑电路。

不管3D架构如何，增加密度(例如，面密度)是期望的。一种增加面 密度的技术是增加3D结构中的存储器单元层的数量。然而，目前的半导体 制造技术限制了能够可靠形成的存储器单元的层数。此外，形成具有更多 存储器单元层的结构能够显著增加制造成本。

具有高编程和读取吞吐量也是期望的。用于增加高编程和读取吞吐量 的一种技术是增加每个管芯的存储器单元平面的数量。然而，这增加了管 芯尺寸，管芯是重要的规格。对于半导体制造技术，成本通常不与管芯尺 寸成线性比例。例如，将半导体管芯的尺寸加倍可以使制造成本增加两倍 以上。

附图说明

图1是存储器设备的功能框图。

图1B是根据本发明技术的实施方案的从其中形成多个控制半导体管芯 的半导体晶圆的顶视图。

图1C是根据本发明技术的实施方案的从其中形成多个第一存储器半导 体管芯的半导体晶圆的顶视图。

图1D是根据本发明技术的实施方案的从其中形成多个第二存储器半导 体管芯的半导体晶圆的顶视图。

图2A是集成存储器模块的一个实施方案的框图。

图2B是集成存储器模块的另一实施方案的框图。

图3A是描绘感测框的一个实施方案的框图。

图3B是描绘存储器系统的一个实施方案的框图。

图4是单片三维存储器阵列的一个示例实施方案的一部分的透视图。

图5是描述用于对组织成阵列的存储器单元的NAND串进行编程的过程 的一个实施方案的流程图。

图6是示出集成存储器模块的一个实施方案的细节的图。

图7是示出集成存储器模块的另一实施方案的细节的图。

图8描绘了半导体管芯的平坦表面上的接合焊盘的示例图案。

图9描绘了与图6的实施方案一致的集成存储器模块的实施方案的侧 视图。

图10描绘了与图7的实施方案一致的集成存储器模块的实施方案的侧 视图。

图11是操作包括集成存储器模块的非易失性存储器的过程的一个实施 方案的流程图。

图12是集成存储器模块中的并行编程的过程的一个实施方案的流程 图。

图13是集成存储器模块中的并行感测的过程的一个实施方案的流程 图。