[发明专利]存储器及其制备方法

权利要求书

1.一种存储器的制备方法，其特征在于，所述制备方法至少包括：

在半导体衬底的正面形成栅线牺牲层/电介质层对的叠层结构，并形成贯穿所述叠层结构的沟道结构；

在所述叠层结构上形成局部电介质层；

在所述沟道结构的上端形成贯穿所述局部电介质层的沟道局部接触；

形成贯穿所述局部电介质层及所述叠层结构的栅极间隙，基于所述栅极间隙将所述栅线牺牲层置换为栅电极层，并在所述栅极间隙中填充间隙绝缘层，以形成伪狭缝结构；

在所述沟道局部接触的上端形成后段制程互连结构，并基于所述后段制程互连结构键合外围电路晶圆；

在所述半导体衬底的背面形成绝缘盖层，并于所述栅极间隙正对区域形成贯穿所述绝缘盖层的狭缝局部接触窗；

填充所述狭缝局部接触窗，以形成狭缝局部接触。

2.根据权利要求1所述的存储器的制备方法，其特征在于，形成所述沟道局部接触的方法包括：

图形化所述局部电介质层，以在所述沟道结构正对区域形成贯穿所述局部电介质层的沟道局部接触窗；

填充所述沟道局部接触窗，以形成所述沟道局部接触。

3.根据权利要求1所述的存储器的制备方法，其特征在于：所述半导体衬底包括N型掺杂半导体衬底或P型掺杂半导体衬底。

4.根据权利要求3所述的存储器的制备方法，其特征在于：所述半导体衬底的掺杂步骤实施于所述后段制程互连结构与所述外围电路晶圆键合之前。

5.根据权利要求1所述的存储器的制备方法，其特征在于：在所述半导体衬底的背面形成所述绝缘盖层之前还包括对所述半导体衬底进行减薄的步骤。

6.根据权利要求1所述的存储器的制备方法，其特征在于：所述沟道结构包括形成于沟道孔底部的沟道连接层、形成于沟道孔侧壁的功能层、以及形成于所述功能层及沟道连接层上的沟道层。

7.根据权利要求6所述的存储器的制备方法，其特征在于：所述沟道结构还包括填充所述沟道孔的沟道填充层及沟道插塞，所述沟道插塞形成于所述沟道结构的上端并与所述沟道层接触。

8.根据权利要求1所述的存储器的制备方法，其特征在于：所述叠层结构包括多个依次层叠的堆栈，每个所述堆栈均由所述栅线牺牲层/电介质层对层叠而成。

9.一种存储器，其特征在于，所述存储器包括：

半导体衬底；

栅极叠层结构，包括在所述半导体衬底的正面上依次层叠的栅电极层/电介质层对；

沟道结构，贯穿所述栅极叠层结构；

局部电介质层，形成于所述栅极叠层结构上；

沟道局部接触，贯穿所述局部电介质层并与所述沟道结构接触；

伪狭缝结构，包括贯穿所述局部电介质层及所述栅极叠层结构的栅极间隙，及填充所述栅极间隙的间隙绝缘层；

后段制程互连结构，所述后段制程互连结构与所述沟道局部接触电连接；

绝缘盖层，形成于所述半导体衬底的背面；

狭缝局部接触，形成于所述栅极间隙正对区域并贯穿所述绝缘盖层。

10.根据权利要求9所述的存储器，其特征在于：所述存储器还包括外围电路晶圆，所述外围电路晶圆与所述后段制程互连结构键合。

11.根据权利要求9所述的存储器，其特征在于：所述沟道结构包括形成于沟道孔底部的沟道连接层、形成于沟道孔侧壁的功能层、以及形成于所述功能层及沟道连接层上的沟道层。

12.根据权利要求11所述的存储器，其特征在于：所述沟道结构还包括填充所述沟道孔的沟道填充层及沟道插塞，所述沟道插塞形成于所述沟道结构的上端并与所述沟道层接触。

13.根据权利要求9所述的存储器，其特征在于：所述栅极叠层结构包括多个依次层叠的栅堆栈，每个所述栅堆栈均由所述栅电极层/电介质层对层叠而成。