[发明专利]一种反馈装置及FFT/IFFT处理器

说明书

本发明公开了一种反馈装置及FFT/IFFT处理器，所述装置包括基4级联运算模块；所述基4级联运算模块包括：旋转因子产生单元、复数乘法器、延迟交换单元、蝶形运算单元以及输出交换单元，所述延迟交换单元分别连接蝶形运算单元、复数乘法器和输出交换单元，所述输出交换单元连接所述蝶形运算单元和延迟交换单元，本发明在充分利用复数乘法器的基础上，通过使用双延迟反馈结构电路以及巧妙设计数据延迟缓存通道，使得复数加法器/减法器的使用效率得到有效提高，所需要的复数加法器/减法器数量明显减少，电路效率得到显著提升；有效解决了基4SDF和基4SDC结构占用较多复数加法器/减法器的问题。

技术领域

本发明涉及电子通信技术领域，尤其涉及的是一种反馈装置及FFT/IFFT处理器。

背景技术

快速离散傅里叶变换(FFT)/快速反傅里叶变换(IFFT)是离散傅里叶变换(DFT)/离散反傅里叶变换(IDFT)的快速实现方式，是数字信号处理中常用的技术。

由于DFT和IDFT定义的运算过程非常相似，FFT和IFFT可以采用相同的电路结构和实现方法。

Cooley和Tukey发明了FFT算法，FFT的基本思想是将原有N点序列分解成两个或更多的较短序列并重新组合成原序列的DFT，使间接算法的运算次数比直接计算DFT的运算次数少得多，从而提高DFT的计算速度。

FFT/IFFT的分解运算，按照分解的短序列的个数S，可以将FFT/IFFT算法可以分为若干种，一般称为基-S算法。

例如，基2FFT算法可以将N点DFT运算分解成个2点DFT运算过程；基4FFT算法可以将N点DFT运算分解成个4点DFT运算过程；基8FFT算法可以将N点DFT运算分解成个8点DFT运算过程。

理论上分解运算的基S越大，分解算法的效率越高，但实际上由于8点及以上的DFT运算模块需要复数乘法器，而且S越大，对应的DFT运算模块的复数乘法器越多，所以8点及以上的DFT分解算法实际上需要的复数乘法器数量并不少，工程中极少采用，目前的FFT/IFFT处理器基本都是采用基2或者基4的分解算法。

当前FFT处理器的硬件实现结构包括递归结构、流水线结构和全并行结构。

递归结构又叫共享内存结构，所占硬件资源最少，只有一个运算处理单元，但所需运算时间较长，不能连续处理FFT计算请求，只适应于偶尔需要FFT运算的场合；流水线结构采用多级运算单元，前一级运算单元将结果送入下一级运算单元后可计算下一次FFT而无需等待FFT运算完成，流水线结构可连续计算前后数据不重叠的N点FFT；对于前后数据重叠的连续FFT计算，只能采用全并行结构，该结构每一级运算针对点数N设置对应的运算单元，每一级运算时延可低至单个系统时钟周期，可实现任意N点FFT的连续计算，但占用硬件资源巨大。

实际应用中需要作任意N点FFT连续计算的场合非常少，所以采用流水线设计FFT处理器最为普遍。

上述FFT处理器的流水线结构主要有3类：单路延时转接器结构(Single-pathDelay Commutator,SDC)、多路延时转接器结构(Multi-path Delay Commutator,MDC)和单路延时反馈转接器结构(Single-path Delay Feedback,SDF)。

对应地，采用基2算法的FFT处理器流水线结构包括R2SDC、R2SDF、R2MDC等三种结构；采用基4算法的FFT处理器流水线结构包括R4SDC、R4SDF、R4MDC等三种结构。

因为基2SDC(R2SDC)结构在基2蝶形分解运算时与R2SDF相比没有优势，所以基2FFT处理器主要采用基2MDC(R2MDC)和基2SDF(R2SDF)结构。基2MDC和基2SDF结构都具有控制简单易于实现的特点，占用的电路资源也相差不大，其中基2SDF结构需要的存储器少一点，而基2MDC结构的计算时延更短一些。