[发明专利]基于FPGA的高速DDR单粒子效应评估系统及方法

权利要求书

1.一种基于FPGA的高速DDR4单粒子效应评估系统，其特征在于其包括：待测高速DDR4存储器芯片、高能辐照实验终端或脉冲激光辐照平台以及单粒子效应测试系统；所述待测高速DDR4存储器芯片设置在所述高能辐照实验终端或脉冲激光辐照平台中，且待测高速DDR4存储器芯片的有源区处于所述高能辐照实验终端或脉冲激光辐照平台的中心位置，保证所述待测高速DDR4存储器芯片在激光束斑或是高能粒子辐照的范围内，所述待测高速DDR4存储器芯片通过I/O端口与所述单粒子效应测试系统实时通信；所述单粒子效应测试系统包括上位机系统和下位机系统；所述下位机系统用于根据所述上位机系统发布的指令对所述待测高速DDR4存储器芯片进行读写操作，并将所述待测高速DDR4存储器芯片的回读数据发送到所述上位机系统；所述上位机系统用于发布读写指令，并根据所述下位机系统返回的回读数据进行回读校验，甄别单粒子软错误，实现对所述待测高速DDR4存储器芯片的单粒子效应的测试。

2.如权利要求1所述的基于FPGA的高速DDR4单粒子效应评估系统，其特征在于：所述下位机系统包括主控FPGA电路板，所述主控FPGA电路板采用基于FinFET工艺的Xilinx FPGA。

3.如权利要求2所述的基于FPGA的高速DDR4单粒子效应评估系统，其特征在于：所述主控FPGA电路板内设置有嵌入式处理器、存储器控制模块、内部存储模块、通信模块以及电源模块；所述嵌入式处理器用于实现与存储器控制模块的交互、控制以及与所述上位机系统的关联；所述存储器控制模块用于根据所述嵌入式处理器发送的控制命令对所述待测高速DDR4存储器芯片进行读写操作；所述内部存储模块用于直接调用所述主控FPGA电路板中的内部块存储器资源，实现数据的高速缓存；所述通信模块用于实现所述主控FPGA电路板内嵌入式处理器与其他各模块的通信以及所述主控FPGA与外部设备的通信；所述电源模块用于实现对所述主控FPGA电路板上所有器件的供电。

4.如权利要求3所述的基于FPGA的高速DDR4单粒子效应评估系统，其特征在于：所述存储器控制模块采用Xilinx集成好并对用户开放的MIG软核，且所述MIG软核的选择通信接口、时序参数与所述待测高速DDR4存储器芯片相匹配，同时，所述存储器控制模块的测试频率与所述嵌入式处理器的主频率保持一致。

5.如权利要求3所述的基于FPGA的高速DDR4单粒子效应评估系统，其特征在于：所述通信模块包括AXI总线控制器、AXI互联控制器、AXI数据流FIFO、AXI路由器以及AXI总线通用输入输出端口；所述AXI互联控制器、AXI数据流FIFO以及AXI路由器均属于AXI总线内部互联通信，用于在所述AXI总线控制器控制下实现所述主控FPGA电路板内部各模块之间的通信；所述AXI总线通用输入输出端口用于实现所述主控FPGA电路板与外部设备的通信，包括指令的发送和接收。

6.如权利要求3所述的基于FPGA的高速DDR4单粒子效应评估系统，其特征在于：所述上位机系统中设置有读写操作指令模块、回读校验模块和动态监测模块；所述读写操作指令模块用于发布读写指令，完成对待测高速DDR4存储器芯片内部数据的实时读写操作；所述回读校验模块用于对写入待测高速DDR4存储器芯片的数据进行回读校验，甄别单粒子软错误；所述动态监测模块用于对所述下位机系统进行实时监测，当监测到所述下位机系统发生功能中断时，重新上电完成测试实验。