[发明专利]半导体装置及其制造方法

说明书

本发明提供一种可以在抑制正向电流电压特性及正向击穿电流的下降以及元件面积的扩大的同时提高反向击穿耐压的半导体装置及其制造方法。所述半导体装置包括：利用PN接合的二极管元件，在具有P型或N型的第一导电型的半导体基板(1)的表面，包括具有第一导电型的高浓度第一导电型杂质区域(6)、具有与第一导电型相反的导电型的第二导电型的高浓度第二导电型杂质区域(5)、以及由高浓度第一导电型杂质区域与高浓度第二导电型杂质区域夹着的元件分离区域(2)；以及浮游层(3)，在半导体基板的高浓度第二导电型杂质区域的下方与高浓度第二导电型杂质区域隔开且具有第二导电型。

技术领域

本公开涉及一种半导体装置及其制造方法。

背景技术

例如，在驱动器用半导体集成电路等半导体装置的信号输入端子，通常设置有保护二极管(diode)，所述保护二极管用于保护内部电路免受由静电放电(Electro-Static-Discharge，ESD)引起的意料之外的过大输入电压及电流的影响。

作为保护二极管，例如，提出了在形成于P型基板上的P型阱(well)的表面注入N型杂质而形成的PN接合二极管(参照专利文献1)。

[现有技术文献]

[专利文献]

[专利文献1]日本专利第5835977号

发明内容

[发明所要解决的问题]

关于保护二极管，在图8中示出了现有结构的平面图的一例，在图9中示出了现有结构的剖面图的一例。此外，在图8及图9所示的示例中，作为平面结构，示出一边为20μm的元件，关于剖面结构，省略比深度10μm深的位置处的硅基板而记载。

在P型的硅基板101的表面附近的整个面形成有P型阱104，并在表面夹着由宽度为1μm至3μm左右的氧化硅膜形成的元件分离区域102(浅槽隔离(Shallow TrenchIsolation，STI))，邻接地形成有高浓度N型活性化层105及高浓度P型活性化层106。形成于高浓度N型活性化层105与P型阱104之间的接合成为构成保护二极管的PN接合二极管。

高浓度N型活性化层105及高浓度P型活性化层106分别作为阴极电极、阳极电极发挥功能。高浓度N型活性化层105及高浓度P型活性化层106经由接点108与夹着由氧化硅膜形成的层间绝缘膜107而形成的独立的铝配线109导通。当将本结构的保护二极管插入至半导体集成电路的输入输出部与接地部之间时，将接地部侧连接于阳极端子，将输入输出侧连接于阴极端子。

对于如此连接的保护二极管，需要能够承受过大正电位的输入电压的反向击穿耐压(reverse breakdown voltage)。同时，还需要能够承受伴随过大负电位的输入电压的正向电流的正向击穿电流(forward breakdown voltage)。进而，伴随半导体集成电路的微细化，也要求元件面积的缩小化。

但是，在具有如图8、图9所示那样的所述结构的半导体装置中，难以在维持正向电流电压特性及正向击穿电流的下降抑制以及元件面积的扩大抑制的同时提高反向击穿耐压。

本公开的目的在于提供一种可以在抑制正向电流电压特性及正向击穿电流的下降以及元件面积的扩大的同时提高反向击穿耐压的半导体装置及其制造方法。

[解决问题的技术手段]

本公开的半导体装置包括：利用PN接合的二极管元件，在具有P型或N型的第一导电型的半导体基板的表面，包括具有所述第一导电型的高浓度第一导电型杂质区域、具有与所述第一导电型相反的导电型的第二导电型的高浓度第二导电型杂质区域、以及由所述高浓度第一导电型杂质区域与所述高浓度第二导电型杂质区域夹着的元件分离区域；以及