[发明专利]一种形成阶梯区的方法和一种半导体器件及3D NAND

说明书

本发明提供一种形成阶梯区的方法和半导体器件及3D NAND，所述半导体器件包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述方法包括：在堆叠层顶部形成一顶部介质层；在顶部介质层上开一贯穿所述顶部介质层的开口；提供一种与所述顶部介质层不发生反应的刻蚀剂；使刻蚀剂进入开口中，刻蚀剂向下刻蚀打开顶层复合层，并在反应腔室的侧壁形成第一台阶结构；下层复合层刻蚀：使刻蚀剂进入反应腔室内，使刻蚀剂在向下刻蚀打开下一层复合层，在反应腔室侧壁形成第二台阶结构；重复下层复合层刻蚀直至阶梯区刻蚀完毕后去除顶部介质层。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种形成阶梯区的方法和一种半导体器件及3D NAND。

背景技术

NAND闪存是一种功耗低、质量轻和性能佳的非易失存储产品，在断电情况下仍然能保持存储的数据信息，在电子产品中得到了广泛的应用。而3D NAND(三维NAND)是一种新型的闪存类型，能够在二维NAND闪存的基础上，进一步提高了存储容量，降低存储成本。

在3D NAND的制作工艺中，为了保证金属连接区(CT)可以与中心区(core)每层的栅极线(gate line)相连，我们需要形成阶梯区(SS)。在现有3D NAND工艺中多通过干法修剪-刻蚀工艺(trim-dry etch)来进行阶梯区的制作，然而随着3D NAND层数的增加，目前所使用的干法修剪-刻蚀工艺次数越来越多，所需要的步骤和成本也越来越高。并且目前128层形成台阶的步骤有多个，每一步都需要单独的掩膜版(MASK)，进行干法刻蚀的次数也非常之多，并且随着3D NAND层数的增加，掩膜版及干法刻蚀次数也将大大增加，因此需要提供一种新的在半导体器件或3D NAND上形成阶梯区的方法，来降低干法刻蚀次数，节省时间，提高产能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种形成阶梯区的方法和一种半导体器件及3D NAND，用于解决现有3D NAND工艺中干法刻蚀次数较多，掩膜版需求量大的问题。

为实现上述目的及其它相关目的，本发明的第一个方面是提供一种在半导体器件上形成阶梯区的方法，所述半导体器件包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述方法包括以下步骤：

在所述堆叠层的顶部形成一与所述第一介质层和所述第二介质层刻蚀化学性质不同的顶部介质层；

在所述顶部介质层上开一贯穿所述顶部介质层的开口；

提供一种与所述顶部介质层不发生反应的刻蚀剂；

顶层复合层刻蚀：使所述刻蚀剂进入所述开口中，所述刻蚀剂在向下刻蚀打开所述顶层复合层内第一介质层的同时横向刻蚀所述顶层复合层内第二介质层，并在反应腔室侧壁侧壁的所述顶层复合层上形成有第一台阶结构；

下层复合层刻蚀：使所述刻蚀剂与所述反应腔室侧壁和底壁发生反应，并在向下刻蚀打开下一层复合层内第一介质层的同时横向刻蚀所述反应腔室侧壁的复合层，并在反应腔室的侧壁形成第二台阶结构；

重复所述下层复合层刻蚀过程依次向下刻蚀所述复合层直至所述阶梯区刻蚀完毕；

去除所述顶部介质层。

作为本发明的一个可选方案，所述方法还包括在去除所述顶部介质层后在所述反应腔室内填充绝缘材料以覆盖所述阶梯区的过程。

作为本发明的一个可选方案，所述方法还包括在填充所述绝缘材料后将阶梯区分成至少两个开环阶梯区的过程。

作为本发明的一个可选方案，所述衬底为硅衬底。

作为本发明的一个可选方案，所述第一介质层为氮化硅层。

作为本发明的一个可选方案，所述第二介质层为氧化硅层。