[发明专利]用于IC芯片的异构嵌套插入器封装在审
申请号: | 202010219085.8 | 申请日: | 2020-03-25 |
公开(公告)号: | CN112071826A | 公开(公告)日: | 2020-12-11 |
发明(设计)人: | D.马利克;R.马哈詹;R.桑克曼;S.利夫;S.皮坦巴拉姆;B.彭梅查 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L25/18;H01L23/538;H01L21/98 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 陈晓;申屠伟进 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 ic 芯片 嵌套 插入 封装 | ||
本文中公开的实施例包括电子封装和制造电子封装的方法。在实施例中,一种电子封装包括:插入器,其中,腔穿过所述插入器;以及在所述腔中的嵌套组件。在实施例中,该电子封装还包括管芯,该管芯通过第一互连耦合到所述插入器,并且通过第二互连耦合到所述嵌套组件。在实施例中,第一和第二互连包括第一凸块,在第一凸块之上的凸块焊盘和在凸块焊盘之上的第二凸块。
技术领域
本公开的实施例涉及电子封装,并且更具体地,涉及多芯片封装架构,其具有附接到插入器的一个或多个管芯以及嵌入在插入器中的腔中的一个或多个组件。
背景技术
对提高的性能和减小的形状因数的需求正在朝向多芯片集成架构推动封装架构。多芯片集成允许将在不同工艺节点上制造的管芯实现到单个电子封装中。然而,当前的多芯片架构会导致较大的形状因数,其不适用于某些用例,或者否则对于最终用户而言是不期望的。
附图说明
图1A是根据实施例的包括异构嵌套插入器的电子封装的截面图示。
图1B是根据实施例的图1A的放大部分,其更清楚地图示管芯和插入器以及管芯和嵌套组件之间的互连。
图2A是根据实施例的具有异构嵌套插入器的电子封装的截面图示,该插入器包括多个嵌套组件。
图2B是根据实施例的具有异构嵌套插入器的电子封装的截面图示,该插入器包括不包含组件通孔的至少一个嵌套组件。
图2C是根据实施例的具有异构嵌套插入器的电子封装的截面图示,该插入器包括背对电子封装中的管芯的至少一个嵌套组件。
图2D是根据实施例的具有异构嵌套插入器的电子封装的截面图示,该插入器包括在腔中的多个堆叠组件。
图2E是根据实施例的具有异构嵌套插入器的电子封装的截面图示,该插入器包括在插入器和嵌套组件之上的重新分布层。
图2F是根据实施例的具有异构嵌套插入器的电子封装的截面图示,该插入器包括嵌套重新分布层。
图3A是根据实施例的具有异构嵌套插入器的电子封装的平面图图示。
图3B是根据实施例的图3A中的电子封装沿着线B-B'的截面图示。
图3C是根据实施例的图3A中的电子封装沿着线C-C'的截面图示。
图4是根据实施例的具有异构嵌套插入器的电子封装的平面图图示,该插入器包括多个插入器基板。
图5A是根据实施例的设置在载体之上的多个凸块焊盘的截面图示。
图5B是根据实施例的在插入器和嵌套组件被附接到凸块焊盘之后的截面图示。
图5C是根据实施例的在围绕插入器和嵌套组件设置底部填充物之后的截面图示。
图5D是根据实施例的在将模具层设置在插入器和嵌套组件之上之后的截面图示。
图5E是根据实施例的在将第二载体附接到模具层之后的截面图示。
图5F是根据实施例的在去除第一载体之后的截面图示。
图5G是根据实施例的在暴露凸块焊盘之后的截面图示。
图5H是根据实施例的在结构被翻转使得凸块焊盘面向上之后的截面图示。
图5I是根据实施例的在将管芯附接到凸块焊盘之后的截面图示。
图5J是根据实施例的在围绕管芯设置模具层之后的截面图示。
图5K是根据实施例的在去除第二载体之后的截面图示。
图5L是根据实施例的在穿过模具层形成开口以暴露嵌套组件和插入器的焊盘之后的截面图示。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010219085.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:自动检查系统
- 下一篇:具有键合和共享逻辑电路的存储器阵列
- 同类专利
- 专利分类