[发明专利]具有用于机器学习加速器的宽乘加器树的浮点点积硬件

权利要求书

1.一种计算系统，所述计算系统包括：

网络控制器；以及

耦合到所述网络控制器的处理器，所述处理器包括耦合到一个或多个衬底的逻辑，所述逻辑用于：

基于指数位的第一子集在多个浮点数之间进行第一对齐；

至少部分地与所述第一对齐并行地基于指数位的第二子集在所述多个浮点数之间进行第二对齐，其中所述指数位的第一子集是最低有效位(LSB)，并且所述指数位的第二子集是最高有效位(MSB)；并且

使对齐的多个浮点数彼此相加。

2.根据权利要求1所述的计算系统，其中，所述第一对齐是基于各个指数相对于预定常数进行的。

3.根据权利要求1所述的计算系统，其中，所述第二对齐是基于各个指数相对于所有指数中的最大指数进行的。

4.根据权利要求3所述的计算系统，其中，耦合到所述一个或多个衬底的逻辑用于：

通过或树确定所述最大指数的MSB；并且

通过随后的或树来从MSB到LSB进行所述最大指数的较低位的顺序计算。

5.根据权利要求4所述的计算系统，其中，所述顺序计算是基于指数位和来自较高有效位的或树结果进行的。

6.根据权利要求4所述的计算系统，其中，或树计算推测较高有效位的或树结果。

7.根据权利要求1-6中任一项所述的计算系统，其中，耦合到所述一个或多个衬底的逻辑用于：进行一个或多个乘法运算以获得所述多个浮点数。

8.一种半导体设备，所述半导体设备包括：

一个或多个衬底；以及

耦合到所述一个或多个衬底的逻辑，其中所述逻辑至少部分地实现为可配置逻辑或固定功能硬件逻辑中的一个或多个，耦合到所述一个或多个衬底的所述逻辑用于：

基于指数位的第一子集在多个浮点数之间进行第一对齐；

至少部分地与所述第一对齐并行地基于指数位的第二子集在所述多个浮点数之间进行第二对齐，其中所述指数位的第一子集是最低有效位(LSB)，并且所述指数位的第二子集是最高有效位(MSB)；并且

使对齐的多个浮点数彼此相加。

9.根据权利要求8所述的半导体设备，其中，所述第一对齐是基于各个指数相对于预定常数进行的。

10.根据权利要求8所述的半导体设备，其中，所述第二对齐是基于各个指数相对于所有指数中的最大指数进行的。

11.根据权利要求10所述的半导体设备，其中，耦合到所述一个或多个衬底的所述逻辑用于：

通过或树确定所述最大指数的MSB；并且

通过随后的或树来从MSB到LSB进行所述最大指数的较低位的顺序计算。

12.根据权利要求11所述的半导体设备，其中，所述顺序计算是基于指数位和来自较高有效位的或树结果进行的。

13.根据权利要求11所述的半导体设备，其中，或树计算推测较高有效位的或树结果。

14.根据权利要求8-13中任一项所述的半导体设备，其中，耦合到所述一个或多个衬底的所述逻辑用于：进行一个或多个乘法运算以获得所述多个浮点数。

15.一种计算系统，所述计算系统包括：

网络控制器；以及

耦合到所述网络控制器的处理器，所述处理器包括耦合到一个或多个衬底的逻辑，所述逻辑用于：

识别多个浮点数的各个指数；

识别所述各个指数中的最大指数；并且

进行从所述最大指数中减去所述各个指数的减法，其中所述减法是从最高有效位(MSB)到最低有效位(LSB)进行的。