[发明专利]具有可配置高速缓存子域和跨管芯存储器一致性的多处理器系统

说明书

所公开的实施例涉及具有可配置高速缓存子域和跨管芯存储器一致性的系统。在一个示例中，系统包括R个机架，每个机架容纳N个节点，每个节点包括D个管芯，每个管芯包含C个核并且包含管芯阴影标签，每个核包括P个流水线并且包括核阴影标签，每个流水线与数据高速缓存和数据高速缓存标签以及X个一致性域中的一个相关联并且是不一致的或一致的，其中，每个流水线当需要读取高速缓存行时，向其相关联的数据高速缓存发出读取请求，随后，如果需要，则向其相关联的核级高速缓存发出读取请求，随后，如果需要，则向其相关联的管芯级高速缓存发出读取请求，随后，如果需要，则向被映射以保存该高速缓存行的目标管芯发出无高速缓存远程读取请求。

政府权利声明

本发明是在由DARPA授予的合同编号HR0011-17-3-0004下的政府支持下做出的。政府具有本发明中的某些权利。

技术领域

本发明的领域总体上涉及计算机处理器架构，并且更具体地，涉及具有可配置高速缓存子域和跨管芯存储器一致性的多处理器系统。

背景技术

随着同时多线程(SMT)处理器的进步，带来了改善的处理性能的潜力，尤其在例如多核系统和图形分析工作负荷的情境中的向量化和并行处理的情境中。

同时，使多个线程同时操作并且所有线程均访问存储器呈现出对于存储器系统架构的挑战。

例如，尤其在被移动的每个数据首先被返回至作出请求的核流水线时，用于将数据从一个存储器位置移动至另一存储器位置的直接存储器操作引发显著的等待时间。

进一步地，例如，每个多线程处理器(MTP)有时同时执行多个(假设16个)线程，这些线程通常与同一核中的多个其他流水线、同一管芯中的多个核、同一机架中的多个管芯、以及计算系统中的多个机架共享数据。这造成独特的挑战，包括例如处置计算系统中跨线程的高速缓存一致性。而且，由于许多图形工作负荷的访问稀疏矩阵中大量的随机8字节访问的倾向，它们不是高速缓存友好的。

附图说明

在所附附图中以示例方式而非限制方式来图示本发明，在附图中，类似的附图标记指示类似的要素，其中：

图1是图示出根据一些实施例的用于执行指令的处理组件的框图；

图2图示出根据一些实施例的用于支持多核多线程处理器中的管芯级高速缓存一致性的分层高速缓存标签；

图3图示出根据一些实施例的高速缓存一致性子域；

图4是图示出根据一些实施例的由多核多线程(MCMT)处理器采取以在一致性状态之间转变的步骤的流程图；

图5是图示出根据一些实施例的开始于对数据高速缓存的读取请求的一致性流的流程框图；

图6是图示出根据一些实施例的开始于对数据高速缓存的写入请求的一致性流的流程框图；

图7是图示出根据一些实施例的开始于对数据高速缓存的驱逐请求的一致性流的流程框图；

图8A是根据一些实施例的针对特定管芯的封装中存储器(IPM)或暂存器的地址映射的部分；

图8B是根据一些实施例的针对无高速缓存远程引擎的地址；

图9是图示出根据一些实施例的无高速缓存远程引擎接口的包含的框图；

图10是图示出根据一些实施例在接收远程读取请求时的阴影标签流的流程框图；

图11是图示出根据一些实施例在接收远程写入请求时的阴影标签流的流程框图；