[发明专利]一种基于ZYNQ的多节点SRIO通信设计方法及装置

说明书

本发明公开了一种基于ZYNQ的多节点SRIO通信设计方法，包括：S1：PL处理response、request协议包得到数据的协议类型，并给出指示标志；S2：根据指示标志将用户接口数据进行分类缓存，将每一个完整帧放入缓存队列，并判断队列空间；S3：PS接收数据和发送数据；S4：PS在进行接收数据和发送数据操作的过程中，PL进行多节点数据处理得到不同的数据发送完成中断或接收完成中断并发送至PS，提供多种数据查询寄存器；S5：PS根据接收到的数据发送完成中断或接收完成中断读取相应的数据，在完成读取操作后清除中断，查询是否还有剩余指令执行，并返回S1；既满足多节点通信，又满足应用层的灵活性处理。

技术领域

本发明涉及电子通信领域，具体涉及一种基于ZYNQ的多节点SRIO通信设计方法。

背景技术

在高速AD领域需要进行高速ADC采集或高速GTX/GTH进行数据传输，且对SRIO通信、传输数据有需求，而DSP等器件无法满足ADC采集等需求，需要FPGA进行实现，但是现有基于FPGA的SRIO通信大多是单点进行通信或传输数据，而使用多节点进行通信或传输的FPGA又不能将传统的DSP的SRIO处理应用进行移植。

FPGA提供的Serial RapidIO Gen2 IP核实现了应用层以下的协议，但是没有提供多节点控制应用，因此现在基于FPGA的SRIO通信受限于节点控制，常进行点对点通信、点对点数据传输，并且其多节点通信由于缺少DSP的灵活性而限制了应用层的应用。

发明内容

本发明所要解决的技术问题是在需要进行高速ADC采集或高速GTX/GTH进行数据传输，且对SRIO通信、传输数据有需求时基于FPGA的多节点通信缺乏灵活的问题，目的在于提供一种基于ZYNQ的多节点SRIO通信设计方法，解决上述问题。

本发明通过下述技术方案实现：

一种基于ZYNQ的多节点SRIO通信设计方法，包括：

S1：PL处理response、request协议包得到数据的协议类型，并给出指示标志；

S2：根据指示标志将用户接口数据进行分类缓存，将每一个完整帧放入缓存队列，并判断队列空间；

S3：PS接收数据和发送数据；

S4：PS在进行接收数据和发送数据操作的过程中，PL进行多节点数据处理得到不同的数据发送完成中断或接收完成中断并发送至PS，并向PS提供多种数据查询寄存器；

S5：PS根据接收到的数据发送完成中断或接收完成中断读取相应的数据，在完成读取操作后清除中断，查询是否还有剩余指令执行，并返回S1。

本发明利用ZYNQ的PL+PS架构，可实现多节点通信的优点进行通信设计，通过PL和PS进行不同类型协议的数据处理。

进一步的，PS接收数据：将缓存数据发送至DMA外挂的FIFO，同时使用PL控制DMA控制器，将相关数据发送至PS的DDR3中。

进一步的，PS发送数据：PL根据需要发送的数据取数的地址、长度进行控制DMA，将数据读取至PL的FIFO中，再发送。

进一步的，所述PL处理response、request协议包得到数据的协议类型包括：Doorbell、Message和DIO，其中DIO包括Nwrite和Nread。

进一步的，当队列空间存储渐满时给出数据满标志，并通过底层协议包反馈数据不能接收的包头，从而不再接收数据。

在本发明中通过底层协议包反馈数据不能接收的包头，可以在不接收数据同时，防止链路故障掉线。

进一步的，所述多种数据查询寄存器包括：源ID、Doorbell数据、Nwrite写入DDR3的地址、写入长度和邮箱号。