[发明专利]基于SHA2和SHA3组合的XMSS硬件加速器

权利要求书

1.一种装置，包括：

计算机可读存储器；

XMSS操作逻辑，用于管理XMSS函数；

链函数控制器，用于管理链函数算法；

安全哈希算法-2(SHA2)加速器；

安全哈希算法-3(SHA3)加速器；以及

在所述SHA2加速器和所述SHA3加速器之间共享的寄存器组。

2.根据权利要求1所述的装置，还包括用于执行以下操作的逻辑：

在所述计算机可读存储器中接收用于XMSS操作的一组XMSS输入；以及

从所述SHA2加速器或所述SHA3加速器中的至少一个确定选择的加速器；

将所述一组输入应用于所述选择的加速器。

3.根据权利要求2所述的装置，还包括用于执行以下操作的逻辑：

在通信总线上断言忙碌信号；以及

切换到不受外部读取/写入操作影响的保护模式。

4.根据权利要求3所述的装置，还包括逻辑，所述逻辑用于：

确定所述XMSS操作是否利用一次签名函数，并且响应于确定所述XMSS操作需要一次签名函数，用于：

将一次签名函数过程应用于所述一组XMSS输入；以及

调用所述链函数控制器以应用链函数来促进所述一次签名函数。

5.根据权利要求1所述的装置，其中所述SHA2加速器包括64位数据路径，所述64位数据路径可配置以执行单个SHA2-512操作轮或并行执行两个SHA2-256操作轮。

6.根据权利要求5所述的装置，其中所述SHA2加速器包括条件进位传播电路，用于在所述SHA2加速器被配置为并行执行两个SHA2-256操作轮时选择性地应用进位操作。

7.根据权利要求5所述的装置，其中所述SHA2加速器包括条件进位传播电路，用于在所述SHA2加速器被配置用于单次SHA2-512操作轮时选择性地终止进位操作。

8.根据权利要求1所述的装置，其中所述SHA3加速器可配置以执行SHAKE-128函数或执行SHAKE-256操作。

9.根据权利要求8所述的装置，其中所述SHA3加速器包括：

1600位状态寄存器，用于接收用于每个WOTS链函数的第一组输入、用于L树计算所涉及的哈希的第二组输入、以及用于Merkle树根节点计算的第三组输入；以及

用于执行以下操作的逻辑：

接收256位消息输入；

执行一组24个SHA3轮；以及

生成128位输出。

10.根据权利要求8所述的装置，其中所述SHA3加速器包括：

1600位状态寄存器，用于接收用于每个WOTS链函数的第一组输入、用于L树计算所涉及的哈希的第二组输入、以及用于Merkle树根节点计算的第三组输入；以及

用于执行以下操作的逻辑：

接收512位消息输入；

执行两组24个SHA3轮；以及

生成256位输出。

11.一种电子设备，包括：

处理器；以及

用于认证逻辑的硬件加速器，所述硬件加速器包括：

计算机可读存储器；

XMSS操作逻辑，用于管理XMSS函数；

链函数控制器，用于管理链函数算法；

安全哈希算法-2(SHA2)加速器；

安全哈希算法-3(SHA3)加速器；以及

在所述SHA2加速器和所述SHA3加速器之间共享的寄存器组。