[发明专利]半导体装置及其制造方法

说明书

本发明提供半导体装置及其制造方法。半导体装置(100)具备：有源区(A)，其形成有纵型晶体管，该纵型晶体管在设置于半导体衬底(140)的沟槽(104)内具有沟槽栅极(106)；和场区(B)，其包围有源区(A)，在所述半导体衬底正面上的场绝缘膜上形成有保护二极管(117)。沟槽栅极(106)由第1多晶硅层构成，具有：埋入部分，其被埋入沟槽(104)内部；和延伸部(113a)，其与埋入部分连接并在半导体衬底(140)正面上延伸，保护二极管(117)由膜厚比第1多晶硅层厚的第2多晶硅层构成。在延伸部(113a)上形成有由第2多晶硅层构成的重叠部(113b)。

技术领域

本发明涉及半导体装置，特别涉及具备沟槽栅极和栅极绝缘膜的纵型晶体管以及具有栅极保护二极管的半导体装置。

背景技术

通常，具有具备栅极绝缘膜的纵型晶体管的半导体装置具有保护栅极绝缘膜不受ESD(Electro-Static Discharge，静电释放)等影响的栅极保护二极管。那样的保护二极管由在绝缘膜上形成的多晶硅膜等构成，由与构成栅极的多晶硅层相同的层形成。在专利文献1中公开了如下技术：在具备沟槽栅极和栅极绝缘膜的纵型晶体管中，在沟槽内以及半导体衬底上沉积不含杂质的多晶硅层，通过基于气相热扩散的杂质导入和构图来分开制作沟槽栅极和保护二极管。通常，形成沟槽栅极时采用如下方法：为了在沟槽内无间隙地埋设多晶硅层，沉积与沟槽宽度同等程度的膜厚的多晶硅膜，通过回蚀而在沟槽内残留多晶硅层。另外，沟槽栅极是指埋入于纵型晶体管的沟槽内的栅电极。

近年来，为了应对具备沟槽栅极和栅极绝缘膜的纵型晶体管的小型化和大电流化，沟槽宽度的微细化不断发展。与此相伴，用于形成沟槽栅极的多晶硅膜具有薄膜化的倾向。此外，还要求沟槽栅极的低电压驱动化，需要栅极绝缘膜的薄膜化和与此相伴的保护二极管的低电压化。

现有技术文献

专利文献1：日本特开2006-93505号公报

然而，伴随沟槽栅极宽度的微细化，当使所沉积的多晶硅层变薄时，由与沟槽栅极相同的多晶硅层形成的保护二极管的多晶硅层也同时变薄，因此，随着电流容量的降低，ESD耐性降低。为了抑制那样的ESD耐性的降低，为了增加电流容量，需要增加保护二极管中的PN结面积，而这会导致保护二极管所需面积的增加，难以实现半导体装置的小型化。此外，电连接沟槽栅极和金属布线的栅极接触孔有可能在多晶硅层的薄膜化的同时穿透下方的多晶硅层而引起漏电流的产生等电特性的劣化。

另一方面，在沉积了膜厚比沟槽的宽度大的多晶硅层的情况下，由于用于形成沟槽栅极的回蚀量也增大，因此，随着蚀刻偏差增大，沟槽栅极上表面的深度偏差增大。并且，沟槽栅极上表面的深度偏差会引起晶体管的沟道长度的偏差，导致纵型晶体管特性的偏差等电特性的劣化。

发明内容

因此，鉴于上述问题，本发明的目的在于提供能够抑制伴随沟槽微细化的栅极保护二极管的ESD耐性的降低和纵型晶体管的电特性的劣化的半导体装置及其制造方法。

为了解决上述课题，本发明设为以下那样的半导体装置。

即，设为一种半导体装置，该半导体装置具备：有源区，其形成有纵型晶体管，该纵型晶体管在设置于半导体衬底的沟槽内具有沟槽栅极；和场区，其包围所述有源区，在所述半导体衬底正面上的场绝缘膜上形成有保护二极管，其中，所述沟槽栅极包含第1多晶硅层，具有：埋入部分，其埋入于所述沟槽内；和延伸部，其与所述埋入部分连接并在所述半导体衬底正面上延伸，所述保护二极管包含膜厚比所述第1多晶硅层厚的第2多晶硅层，在所述延伸部上形成有包含所述第2多晶硅层的重叠部。

此外，本发明设为以下那样的半导体装置的制造方法。