[发明专利]一种用于内存计算的电路结构

说明书

本发明涉及一种用于内存计算的电路结构。该电路结构包括多个八管静态随机存取存储器、四条位线、两条字线，以及方向配置电路。每一八管静态随机存取存储器包括两组读写双向端口、两个字线端口及两个方向配置端口。每组所述读写双向端口的第一读写端口与第二读写端口的数据反相。各位线连接对应处理器，并按行方向和列方向连接各八管静态随机存取存储器的对应读写双向端口的各读写端口。各字线连接对应处理器，并连接各八管静态随机存取存储器的对应字线端口。方向配置电路连接各八管静态随机存取存储器的各方向配置端口，配置用于激活各八管静态随机存取存储器的任一方向配置端口，以进行各八管静态随机存取存储器在对应方向的逻辑运算。

技术领域

本发明涉及存储电路和单元阵列设计领域，尤其涉及一种基于八管静态随机存取存储器(Eight-transistor Static Random Access Memory，8T SRAM)的可配置的内存计算(In-Memory Computing，IMC)电路结构。

背景技术

在存储电路和单元阵列设计领域，现有技术普遍使用八管二端口静态随机存取存储器(8T 2-port SRAM)或特殊的六管单端口静态随机存取存储器(6T Single-port SRAM)来实现内存计算。然而，上述8T 2P-SRAM和特殊6T SP-SRAM都存在需要复杂设计，以及无法提供并行内存计算的缺点。尤其是上述特殊6T SP-SRAM还进一步存在需要特殊工艺的缺点。

请参考图1，图1示出了特殊六管单端口静态随机存取存储器的结构示意图。如图1所示，在特殊6T SP-SRAM的制备工艺上还需要有Vt设置层和屏蔽层等特殊工艺，提升了静态随机存取存储器制备工艺的难度。

因此，为了克服现有技术存在的上述缺陷，本领域亟需一种内存计算架构，用于简化内存计算装置的制备工艺和设计，并提供并行内存计算的功能。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之前序。

为了克服现有技术存在的上述缺陷，本发明提供了一种基于8T SRAM的可配置的内存计算电路结构，用于简化内存计算装置的制备工艺和设计，并提供并行内存计算的功能。

本发明提供的上述用于内存计算的电路结构，包括多个八管静态随机存取存储器(8T SRAM)、四条位线(Bit Line)、两条字线(Word Line)，以及方向配置电路。

每一所述八管静态随机存取存储器包括两组读写双向端口、两个字线端口及两个方向配置端口。每组所述读写双向端口的第一读写端口与第二读写端口的数据反相。

第一位线连接第一处理器，并按行方向连接各所述八管静态随机存取存储器的第一组读写双向端口的第一读写端口。第二位线按所述行方向连接各所述八管静态随机存取存储器的第一组读写双向端口的第二读写端口。第三位线连接第二处理器，并连接各所述八管静态随机存取存储器的第二组读写双向端口的第一读写端口。第四位线按所述行方向连接各所述八管静态随机存取存储器的第二组读写双向端口的第二读写端口。

第一字线连接所述第一处理器，并连接各所述八管静态随机存取存储器的第一字线端口。第二字线连接所述第二处理器，并连接各所述八管静态随机存取存储器的第二字线端口。

所述方向配置电路连接各所述八管静态随机存取存储器的各所述方向配置端口，配置用于激活各所述八管静态随机存取存储器的任一方向配置端口，以进行各所述八管静态随机存取存储器在对应方向的逻辑运算。

可选地，在本发明的一些实施例中，所述八管静态随机存取存储器可以包括第一门管、第二门管、第三门管、第四门管、第一上拉管、第二上拉管、第一下拉管，以及第二下拉管。