[发明专利]半导体器件及半导体器件的形成方法

说明书

该发明涉及一种半导体器件及半导体器件的形成方法，能够减小存储器芯片尺寸、提升存储器芯片生产良率，其中所述半导体器件，包括：衬底；形成于所述衬底表面的电容柱，所述电容柱的长度方向垂直于所述衬底表面，包括：至少三个竖向放置的电极层，构成所述电容柱的侧壁，且相邻两电极层之间夹设有一电介质层；至少两层支撑层，形成于所述电容柱内部，与所述电容柱的侧壁相接触，用于支撑所述侧壁，且相邻两支撑层之间以空槽隔开。

技术领域

本发明涉及半导体生产加工领域，具体涉及一种半导体器件及半导体器件的形成方法。

背景技术

随着科技的发展，在半导体生产领域，对半导体器件的尺寸和生产良率要求越加严格，比如在存储器领域，存储器芯片的单位面积的集成密度变高，要求尺寸越小越好，然而在现有技术中，存储器芯片的尺寸总是难以缩小，在生产存储器芯片的过程中，存储器芯片的生产良率也难以提升。

亟需提出一种能够减小存储器芯片尺寸、提升存储器芯片生产良率的方案。

发明内容

本发明的目的在于提供一种半导体器件及半导体器件的形成方法，能够减小存储器芯片尺寸、提升存储器芯片生产良率。

为了解决上述技术问题，以下提供了一种半导体器件，包括：衬底；电容柱，所述电容柱从所述衬底上表面沿垂直所述衬底上表面的方向向上延伸，所述电容柱包括：至少三个竖向放置的电极层，构成所述电容柱的侧壁，且相邻两电极层之间夹设有一电介质层；至少两层支撑层，形成于所述电容柱内部，与所述电容柱的侧壁相接触，用于支撑所述侧壁，且相邻两支撑层之间以空槽隔开。

可选的，所述电容柱的截面尺寸沿垂直所述衬底上表面的方向向上逐渐缩小，所述截面平行于所述衬底上表面。

可选的，所述电极层包括氮化钛、硅化钛、硅化镍、硅氮化钛中的至少一种，所述衬底内设置有电容接触点，所述电容柱形成在所述电容接触点上方，且至少有一电极层与所述电容接触点接触。

可选的，所述电容柱的数目至少为两个，且相邻两电容柱之间形成有上电极层，所述上电极层覆盖所述电容柱的上表面。

为了解决上述技术问题，以下还提供了半导体器件的形成方法，包括以下步骤：提供一衬底，所述衬底内包含依次堆叠的至少两个牺牲层，以及至少两个支撑层；在所述衬底上表面形成孔洞，所述孔洞沿垂直所述衬底表面的方向向下延伸；在所述孔洞的侧壁形成至少三个竖向放置的电极层，并且在相邻两电极层之间形成一电介质层；去除所述牺牲层。

可选的，所述孔洞的截面尺寸沿垂直所述衬底上表面的方向从上到下依次减小，所述截面平行于所述衬底上表面。

可选的，所述电极层包括第一电极层，由化学气相沉积、物理气相沉积以及原子层沉积中的至少一种方式形成，且形成于所述孔洞侧壁表面、孔洞底面，以及相邻两孔洞之间的衬底上表面，在形成所述第一电极层后，位于所述孔洞的底面，以及相邻两孔洞之间的衬底上表面的所述第一电极层被去除。

可选的，所述电介质层包括第一电介质层，所述第一电介质层形成于所述第一电极层侧壁表面、孔洞底面，以及相邻两孔洞之间的衬底上表面，在形成所述第一电介质层后，位于所述孔洞的底面，以及相邻两孔洞之间的衬底上表面的所述第一电介质层被去除。

可选的，所述衬底内包括电容接触点，所述孔洞位于所述电容接触点上方，所述衬底内还包括一介电层，用于隔开所述孔洞与所述电容接触点，在去除位于所述孔洞的底面，以及相邻两孔洞之间的衬底上表面的所述第一电介质层时，还包括以下步骤：去除所述孔洞与电容接触点之间的介电层，使所述电容接触点外露。

可选的，所述电极层还包括第二电极层，形成于所述电容接触点的外露的上表面，所述第一电介质层表面和相邻两孔洞之间的衬底上表面。

可选的，所述电介质层包括第二电介质层，形成于所述第二电极层表面，以及相邻两孔洞之间的衬底上表面。