[发明专利]具有用于直接管芯到管芯互连的腔的双侧衬底

说明书

本公开涉及具有用于直接管芯到管芯互连的腔的双侧衬底。实施例包括封装衬底和半导体封装。一种封装衬底包括：顶表面中的第一腔；所述第一腔的第一表面上的第一导电焊盘；底表面中的第二腔；所述第二腔的第二表面上的第二导电焊盘，其中所述第一表面处于所述第二表面以上；以及所述第一和第二腔中的第三腔，其中所述第三腔从所述顶表面垂直延伸到所述底表面。所述第三腔与所述第一腔的第一部分和所述第二腔的第二部分重叠。所述封装衬底可以包括耦合到所述第一和第二导电焊盘的导电线、所述第一腔中的第一管芯、所述第二腔中的第二管芯、以及所述第三腔中的互连，所述互连将第一管芯直接耦合到第二管芯。

技术领域

实施例涉及封装半导体设备。更具体地，实施例涉及具有双侧封装衬底的半导体设备，该双侧封装衬底具有用于直接管芯到管芯互连的腔。

背景技术

在过去数十年内，集成电路（IC）中的特征的扩缩已经成为不断增长的半导体产业背后的驱动力。到越来越小特征的缩减实现了在半导体设备的有限地产（real estate）上功能单元的增大的密度。然而，在优化每一个设备的性能的同时缩减IC（诸如具有管芯到管芯互连）中的特征的驱动并不是没有问题的。

管芯到管芯互连是用于多芯片封装（MCP）的关键组件。MCP典型地要求高带宽存储器（HBM），其中由于作为这些相应组件之间的邻近度的结果而引起的处理器与HBM堆叠之间的热串扰，这种MCP在热方面受限。例如，HBM堆叠与处理器（或片上系统（SOC））之间的接近的邻近度一般导致增大的热串扰和性能中的降级，这是由于处理器和/或HBM堆叠需要在较低功率包络处操作。

此外，随着现有技术尝试解决这些热串扰问题，这些所尝试的封装解决方案继续导致进一步的挑战和/或问题，同时仅提供最小（或渐进式）改进。这些封装解决方案中的一些包括开槽集成式散热器（IHS）、复合IHS、热界面材料（TIM）等等。尽管这些解决方案可以供应渐进式改进，但仍存在下述主要问题：相邻硅（和IC中的这种特征）在邻近度上彼此太接近，且因而需要共享相同的热解决方案。

与MCP的管芯到管芯互连有关的另一问题是：HBM与处理器之间的连接的带宽取决于这些连接的距离。在现有技术中，这种连接典型地是若干毫米长且路由通过桥接器或插入物，这进一步限制了带宽、信号完整性和电连接的完整性。

附图说明

作为示例而非限制在附图的各图中图示了本文描述的实施例，在附图中，相似的附图标记指示类似的特征。此外，省略了一些传统细节以便不使本文描述的本发明构思模糊。

图1A-1B是根据一个实施例的双侧封装衬底的透视图的图示，该双侧封装衬底具有顶表面中的第一腔、底表面中的第二腔以及第一和第二腔中间的第三腔。

图2A是根据一个实施例的半导体封装的在组装半导体封装之前的透视图的图示，该半导体封装具有多个管芯、直接管芯到管芯互连和双侧封装衬底，该双侧封装衬底具有顶表面中的第一腔、底表面中的第二腔以及第一和第二腔中间的第三腔。

图2B是根据一个实施例的半导体封装的在组装半导体封装之后的透视图的图示，该半导体封装具有多个管芯、直接管芯到管芯互连和双侧封装衬底，该双侧封装衬底具有顶表面中的第一腔、底表面中的第二腔以及第一和第二腔中间的第三腔。

图2C是根据一个实施例的半导体封装的在组装半导体封装之后的横截面视图的图示，该半导体封装具有多个管芯、直接管芯到管芯互连和双侧封装衬底，该双侧封装衬底具有顶表面中的第一腔、底表面中的第二腔以及第一和第二腔中间的第三腔。

图3A-3D是根据一个实施例的用于形成半导体封装的过程流的透视图的图示，该半导体封装具有多个管芯、直接管芯到管芯互连和双侧封装衬底，该双侧封装衬底具有顶表面中的第一腔、底表面中的第二腔以及第一和第二腔中间的第三腔。