[发明专利]用于高速互连的有序集

权利要求书

1.一种装置，包括：

物理(PHY)层电路，其用于对物理层分组进行解码，其中，所述物理层分组包括：

对应于第一有序集的第一位序列，以及

对应于第二有序集的第二位序列，所述第一位序列紧邻所述第二位序列，

其中，所述第一有序集包括八个字节，并且所述第二有序集包括八个字节；以及

物理层电路，其用于基于所述第一位序列和所述第二位序列与所述第一位序列和所述第二位序列的期望值的比较来确定所述第一位序列和所述第二位序列中是否存在位错误。

2.根据权利要求1所述的装置，其中，所述第一有序集在预定的有序集间隔被接收。

3.根据权利要求2所述的装置，其中，所述预定的有序集间隔在流控制单位(flit)之后出现。

4.根据权利要求1所述的装置，包括PHY层电路，其用于：

读取所述第一有序集的八个字节；并且

校验所述八个字节中的五个字节是否与预期的有序集类型匹配。

5.根据权利要求4所述的装置，包括PHY层电路，其用于：

确定所述八个字节中的五个字节与预期的有序集类型不匹配；并且

进入链路恢复状态。

6.根据权利要求4所述的装置，包括PHY层电路，其用于：

确定所述八个字节中的五个字节与电空闲有序集(EIOS)匹配；并且

在所述第二有序集之后进入低功率状态。

7.根据权利要求4所述的装置，包括PHY层电路，其用于：

确定字节八个中的五个字节与电空闲退出有序集(EIEOS)匹配；并且

在所述第二有序集之后进入链路恢复状态。

8.根据权利要求4所述的装置，包括PHY层电路，其用于：

确定所述八个字节中的五个字节与跳过有序集(SKP OS)匹配；

读取所述第二有序集；并且

从所述第二有序集中确定有序集的类型。

9.根据权利要求8所述的装置，包括PHY层电路，其用于：

确定所述第二有序集与跳过端有序集(SKP_END OS)匹配；

将跟随所述SKP_END OS的接下来的八个字节标识为PHY有效负载；

将跟随所述PHY有效负载的接下来的八个字节标识为复制的PHY有效负载；并且

确定数据流跟在跟随所述SKP_END OS的所述PHY有效负载之后。

10.根据权利要求8所述的装置，包括PHY层电路，其用于：

确定所述第二有序集与SKP OS匹配；

继续针对SKP OS而校验跟随所述第二有序集的字节；

确定超过56个字节包括SKP OS；并且

使链路进入恢复状态。

11.根据权利要求8所述的装置，包括PHY层电路，其用于：

确定所述第二有序集与SKP OS匹配；

确定跟随所述第二有序集的八个字节中的五个字节与跳过端有序集(SKP_END OS)匹配；

将跟随所述SKP_END OS的接下来的八个字节标识为PHY有效负载；并且

确定数据流跟在跟随所述SKP_END OS的所述PHY有效负载之后。

12.根据权利要求11所述的装置，包括PHY层电路，其用于：

将跟随所述PHY有效负载的接下来的八个字节标识为复制的PHY有效负载。

13.根据权利要求1所述的装置，其中，所述第一有序集包括八个字节，并且所述第二有序集包括八个字节，所述第一有序集和所述第二有序集包括电空闲退出有序集(EIEOS)；所述端口用于：

接收两个附加EIEOS；

接收用于链路训练的32个训练序列有序集。