[发明专利]用于在过程纹理的生成期间避免重复处理的系统和方法

说明书

公开了用于在过程纹理的生成期间避免附加处理的系统和方法。在一个实施例中，图形处理器包括存储器以存储过程纹理的图形数据和控制数据。纹素着色器分发电路耦合至该存储器。该纹素着色器分发电路被配置为经由与过程纹理的通信在所述过程纹理的生成期间保持所述纹素着色器分发电路的本地存储器之间的一致性从而避免过度着色。

技术领域

实施例总体上涉及数据处理，并且尤其涉及经由通用图形处理单元而在过程纹理的生成期间避免附加的冗余处理。

背景技术

当前的并行图形数据处理包括被开发以对图像数据执行具体运算的系统和方法，作为示例，所述运算诸如线性插值、曲面细分、光栅化、纹理映射、深度测试，等等。传统上，图形处理器使用固定功能的计算单元来处理图形数据；然而近年来，图形处理器的多个部分已经成为可编程的，这使得这样的处理器能够支持用于处理顶点和片段数据的各种运算。

为了进一步提升性能，图形处理器通常实施诸如管线之类的处理技术，其尝试贯穿图形管线的不同部分并行处理尽可能多的图形数据。具有单指令多线程(SIMT)架构的并行图形处理器被设计为使得图形管线中的并行处理的数量最大化。在SIMT架构中，并行线程的分组尝试尽可能经常性地共同同步执行程序指令以提升处理效率。针对SIMT架构的软件和硬件的总体概述可以在Shane Cook的CUDA Programming第3章，第37-51页(2013)中找到。

附图说明

从而，上文提到的当前实施例的特征能够更详细地被理解的方式，上文所概述的实施例的更加具体的描述可以通过参考实施例而给出，附图中图示了其中一些实施例。然而，所要注意的是，附图仅图示了典型的实施例，因此并不应被理解为对其范围有所限制。

图1是根据一个实施例的处理系统100的框图；

图2A-2D图示了根据实施例的计算系统和图形处理器；

图3A-3C是根据实施例的附加图形处理器和计算加速器架构的框图；

图4是根据一些实施例的图形处理器的图形处理引擎410的框图；

图5A-5B图示了根据实施例的包括图形处理器核心中所采用的处理部件阵列的线程执行逻辑500；

图6图示了根据一个实施例的附加执行单元600；

图7是图示根据一些实施例的图形处理器指令格式700的框图；

图8是根据一个实施例的图形处理器800的另一个实施例的框图；

图9A是图示根据一些实施例的图形处理器命令格式900的框图；

图9B是图示根据一个实施例的图形处理器命令序列910的框图；

图10图示了根据一些实施例的用于数据处理系统1000的示例性图形软件架构；

图11A是图示根据一个实施例的可以用于制造集成电路以执行运算的IP核心开发系统1100的框图；

图11B图示了根据一些实施例的集成电路封装装配1170的侧方截面图；

图11C图示了包括连接至衬底1180(例如，基底管芯)的硬件逻辑小芯片的多个单元的封装装配1190；

图11D图示了根据一个实施例的包括可互换小芯片1195的封装装配1194。

图12、13A-13B图示了根据各个实施例的可以使用一个或多个IP核心构建的示例性集成电路和相关联图形处理器；

图14A-14B图示了根据一个实施例的方法1400，其具有用于针对图形处理单元、图形微处理器或图形处理器保持纹素着色器分发逻辑(例如，AMFS单元)的数据一致性的示例性操作序列；