[发明专利]三维存储器及其制备方法、电子设备

权利要求书

1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：

提供衬底；

在所述衬底的一侧形成第一叠层结构，所述第一叠层结构包括堆叠对；

形成贯穿所述第一叠层结构并延伸至所述衬底的多个第一沟道孔；

形成填充所述第一沟道孔的刻蚀阻挡层；

形成贯穿所述第一叠层结构的多个第一栅缝隙；

形成填充所述第一栅缝隙的刻蚀阻挡层；

在所述第一叠层结构和所述刻蚀阻挡层上形成第二叠层结构，所述第二叠层结构包括堆叠对，且所述第一叠层结构的堆叠对数量小于所述第二叠层结构的堆叠对数量；

形成贯穿所述第二叠层结构的多个第二沟道孔，并使每个所述第二沟道孔分别对应露出每个所述第一沟道孔内的所述刻蚀阻挡层；

形成贯穿所述第二叠层结构的多个第二栅缝隙，并使每个所述第二栅缝隙分别对应露出每个所述第一栅缝隙内的所述刻蚀阻挡层；以及

去除所述第一沟道孔内的所述刻蚀阻挡层，以使得所述第一沟道孔与所述第二沟道孔连通形成沟道孔；

在所述沟道孔内形成NAND串；以及

去除所述第一栅缝隙内的所述刻蚀阻挡层，以使得所述第一栅缝隙与所述第二栅缝隙连通形成栅缝隙。

2.如权利要求1所述的制备方法，其特征在于，定义开设所述第一栅缝隙的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上所述栅缝隙的深度与在平行于所述第一表面的方向上所述栅缝隙的宽度之比为(50-1000)：1。

3.如权利要求1所述的制备方法，其特征在于，定义开设所述第一栅缝隙的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上所述第一栅缝隙的深度与在平行于所述第一表面的方向上所述第一栅缝隙的宽度之比为(0.1-10)：1。

4.如权利要求1所述的制备方法，其特征在于，定义开设所述第一栅缝隙的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上，所述第一栅缝隙的深度与所述第二栅缝隙的深度之比为1：(10-100)。

5.如权利要求1所述的制备方法，其特征在于，定义开设所述第一栅缝隙的所述第一叠层结构的表面为第一表面，在平行于所述第一表面的方向上，所述第一栅缝隙靠近所述第二栅缝隙的开口口径大于所述第二栅缝隙靠近所述第一栅缝隙的开口口径。

6.如权利要求1所述的制备方法，其特征在于，“形成贯穿所述第一叠层结构的多个第一栅缝隙”包括：

刻蚀所述第一叠层结构形成多个第一栅缝隙，并使所述第一栅缝隙靠近所述衬底的开口与所述第一叠层结构靠近所述衬底的表面齐平。

7.如权利要求1所述的制备方法，其特征在于，“在所述衬底的一侧形成第一叠层结构”包括：

在所述衬底的上形成牺牲层；

在所述牺牲层上形成第一叠层结构，并使所述第一叠层结构覆盖所述牺牲层。

8.如权利要求7所述的制备方法，其特征在于，在“去除所述刻蚀阻挡层”之后，还包括：

去除所述牺牲层以形成空槽；

在所述空槽内形成半导体材料层。

9.如权利要求7所述的制备方法，其特征在于，所述NAND串包括沟道层和包围所述沟道层的存储器层，在“去除所述刻蚀阻挡层”之后，还包括：

形成覆盖所述栅缝隙侧壁的保护层；

去除所述牺牲层以形成空槽；

去除所述存储器层暴露在所述空槽内的部分以露出部分所述沟道层；以及

在所述空槽内形成半导体材料层，并使所述半导体材料层与部分所述沟道层接触。

10.如权利要求1所述的制备方法，其特征在于，所述刻蚀阻挡层的材料包括金属。

11.如权利要求10所述的制备方法，其特征在于，所述金属包括钨。