[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，半导体器件包括：第一晶片上芯片(CoW)器件，具有第一中介层及贴合到第一中介层的第一侧的第一管芯；第二晶片上芯片器件，具有第二中介层及贴合到第二中介层的第一侧的第二管芯，第二中介层与第一中介层在横向上间隔开；以及重布线结构，沿第一中介层的与所述第一中介层的第一侧相对的第二侧延伸，且沿第二中介层的与所述第二中介层的第一侧相对的第二侧延伸，所述重布线结构从第一晶片上芯片器件连续延伸到第二晶片上芯片器件。

技术领域

本公开实施例是有关于一种半导体器件及其形成方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimum feature size)的重复减小，此使得更多组件能够集成到给定区域中。

随着对缩小电子器件的需求的增长，需要更小且更具创造性的半导体管芯封装技术。这种封装系统的一实例是叠层封装(Package-on-Package，PoP)技术。在PoP器件中，顶部半导体封装被堆叠在底部半导体封装顶上，以提供高集成水平及组件密度。另一个实例是衬底上晶片上芯片(Chip-On-Wafer-On-Substrate，CoWoS)结构。在一些实施例中，为形成CoWoS器件，多个半导体芯片被贴合到晶片上，且接下来执行切割工艺(dicing process)以将晶片分离成多个中介层(interposer)，其中中介层中的每一者贴合有一个或多个半导体芯片。贴合有半导体芯片的中介层称为晶片上芯片(Chip-On-Wafer，CoW)器件。CoW器件接着被贴合到衬底(例如，印刷电路板(printed circuit board，PCB))以形成CoWoS结构。这些及其他先进封装技术使得能够生产出具有增强的功能性及小的占用面积(footprint)的半导体器件。

发明内容

根根据一实施方式，本发明提出一种半导体器件，其包括：第一晶片上芯片器件，包括第一中介层及贴合到所述第一中介层的第一侧的第一管芯；第二晶片上芯片器件，包括第二中介层及贴合到所述第二中介层的第一侧的第二管芯，所述第二中介层与所述第一中介层在横向上间隔开；以及重布线结构，沿所述第一中介层的与所述第一中介层的所述第一侧相对的第二侧延伸，且沿所述第二中介层的与所述第二中介层的所述第一侧相对的第二侧延伸，所述重布线结构从所述第一晶片上芯片器件连续延伸到所述第二晶片上芯片器件。

根据另一实施方式，本发明提出一种半导体器件，包括：衬底，包括导电特征；以及复合晶片上芯片器件，贴合到所述衬底的第一表面，所述复合晶片上芯片器件包括：第一中介层；第一管芯，耦合到所述第一中介层的背对所述衬底的第一侧；第二中介层，与所述第一中介层在横向上间隔开；第二管芯，耦合到所述第二中介层的背对所述衬底的第一侧；第一模制材料，位于所述第一管芯、所述第二管芯、所述第一中介层及所述第二中介层周围；以及重布线结构，沿所述第一中介层的面对所述衬底的第二侧、沿所述第二中介层的面对所述衬底的第二侧且沿所述第一模制材料的面对所述衬底的第一表面连续延伸。

根据另一实施方式，本发明提出一种一种形成半导体器件的方法，所述方法包括：将第一晶片上芯片器件贴合在载体的第一侧上，所述第一晶片上芯片器件包括第一中介层及贴合到所述第一中介层的第一管芯；将第二晶片上芯片器件贴合在所述载体的所述第一侧上，与所述第一晶片上芯片器件相邻，所述第二晶片上芯片器件包括第二中介层及贴合到所述第二中介层的第二管芯；在所述载体的所述第一侧上并在所述第一晶片上芯片器件周围及所述第二晶片上芯片器件周围形成模制材料，其中所述第一中介层的第一导电焊盘及所述第二中介层的第二导电焊盘在所述模制材料的远离所述载体的上表面处暴露出；以及在所述第一晶片上芯片器件并在所述第二晶片上芯片器件及所述模制材料之上形成重布线结构，其中所述重布线结构从所述第一晶片上芯片器件连续延伸到所述第二晶片上芯片器件。

附图说明