[发明专利]指令执行方法、处理器和电子设备

说明书

本发明实施例提供一种指令执行方法、处理器和电子设备，其中，指令执行方法包括：获取待执行指令；对待执行指令解码，若确定待执行指令为第一指令，则获取第一寄存器的编号、第二寄存器的编号和第三寄存器的编号；其中，第一寄存器存储有第一源操作数，第二寄存器存储有第二源操作数，第一寄存器或第二寄存器还存储有对齐信息，第三寄存器用于写入目标操作数，对齐信息用于指示目标操作数在第一源操作数中和在第二源操作数中的字节位置，第一指令用于将目标操作数写入第三寄存器；执行第一指令，将目标操作数写入第三寄存器中。本发明实施例提供的指令执行方法，缩短了处理器运行周期，提升了数据处理效率。

技术领域

本发明实施例涉及计算机技术领域，尤其涉及一种指令执行方法、处理器和电子设备。

背景技术

处理器为了加快数据的处理速度，经常需要将连续的多个数据一次取出并进行处理，例如，字符串数据或数组数据等。但是，这些数据在存储器中可能被保存在未经对齐的位置上。

为了将处于未经对齐位置的一个数据一次取出，或者将整体不对齐的连续多个数据一次取出，可以先通过数据读取指令连续地读取位置未经对齐数据的附近的对齐位置上的数据。此时，对齐位置上的数据通常被分跨存储在两个不同的寄存器中。在后续的处理中，需要对分跨在两个寄存器中的数据进行对齐操作和拼接操作，从而获取需要的数据。

目前，在执行上述对齐并拼接的操作中，至少需要使用三条处理器指令，导致至少需要三拍处理器周期才能完成，造成数据的处理效率较低。

发明内容

本发明实施例提供一种指令执行方法、处理器和电子设备，缩短了处理器运行周期，提升了数据处理效率。

第一方面，本发明实施例提供一种指令执行方法，包括：

获取待执行指令；

对所述待执行指令解码；

若确定所述待执行指令为第一指令，则获取第一寄存器的编号、第二寄存器的编号和第三寄存器的编号；其中，所述第一寄存器存储有第一源操作数，所述第二寄存器存储有第二源操作数，所述第一寄存器或所述第二寄存器还存储有对齐信息，所述第三寄存器用于写入目标操作数，所述对齐信息用于指示所述目标操作数在所述第一源操作数中和在所述第二源操作数中的字节位置，所述第一指令用于将所述目标操作数写入所述第三寄存器；

执行所述第一指令，将所述目标操作数写入所述第三寄存器中。

可选的，所述执行所述第一指令，将所述目标操作数写入所述第三寄存器中，包括：

根据所述对齐信息确定所述第一源操作数中的第一目标操作数和/或所述第二源操作数中的第二目标操作数；

将所述第一目标操作数和/或所述第二目标操作数拼接为所述目标操作数；

将所述目标操作数写入所述第三寄存器。

可选的，所述根据所述对齐信息确定所述第一源操作数中的第一目标操作数和/或所述第二源操作数中的第二目标操作数，包括：

根据所述对齐信息在预设多种对齐位置中获取所述对齐信息对应的目标对齐位置；其中，预设对齐位置用于指示所述第一目标操作数在所述第一源操作数中的字节位置和/或所述第二目标操作数在所述第二源操作数中的字节位置；

根据所述目标对齐位置确定所述第一目标操作数和/或所述第二目标操作数。

可选的，所述待执行指令包括操作码，所述确定所述待执行指令为第一指令，包括：

若所述待执行指令包括的操作码为所述第一指令对应的操作码，则确定所述待执行指令为所述第一指令。

可选的，所述获取待执行指令之前，还包括：