[发明专利]用于高速串行链路偏斜校准的混合方法

说明书

本公开涉及一种用于高速串行链路偏斜校准的混合方法。一种用于减少串行接口中的时钟数据偏斜的方法。在异或XOR平均(XOR平均)门的第一和第二输入处，通过所述串行接口来接收时钟信号和数据信号。确定所述XOR平均门的输出，并将其与目标值进行比较。基于所述XOR平均门的所述输出与所述目标值的比较，确定所述时钟信号的延迟和所述数据信号的延迟中的至少一者。通过使所述时钟信号和所述数据信号中的至少一者延迟，来减少所述时钟信号与所述数据信号之间的偏斜。

技术领域

本公开大体上涉及高速串行接口的偏斜校准，且明确地说，但非排他地，涉及符合移动行业处理器接口(MIPI)标准的高速串行接口。

背景技术

图像传感器已变得随处可见。它们广泛用于数码静态相机、蜂窝式电话、安保摄像头，以及医学、汽车和其它应用。用来制造图像传感器的技术已经以大步调持续发展。举例来说，对较高图像传感器分辨率和较低功耗的需求已推动了图像传感器的进一步小型化和到数字装置的集成。

数据带宽要求的增加已导致使用较高数据传送速率的不同数据传送协议的开发。然而，这些较高数据传送速率为所述数字数据的传送期间的建立时间和保持时间留下较少的时间。举例来说，在较低数据传送速率下可容许的时序错误(也被称作偏斜错误)在较高数据传送速率下可导致不可接受水平的错误。因此，需要用于时钟信号的改进的偏斜校准(也被称作去偏斜)的系统和方法。

发明内容

在一个方面，本公开提供一种用于减少串行接口中的时钟数据偏斜的方法，其包括：在异或平均(“异或”平均)门的第一和第二输入处，通过所述串行接口来接收时钟信号和数据信号；产生所述“异或”平均门的输出；将所述“异或”平均门的所述输出与目标值进行比较；基于所述“异或”平均门的所述输出与所述目标值的所述比较，确定所述时钟信号的延迟和所述数据信号的延迟中的至少一者；以及通过使所述时钟信号和所述数据信号中的至少一者延迟，来减少所述时钟信号与所述数据信号之间的偏斜。

在另一方面，本公开提供一种用于减少串行接口中的时钟数据偏斜的系统，其包括：接收器(RX)，其经耦合以接收所述串行接口上的时钟信号和数据信号，其中所述RX包括：异或平均(“异或”平均)门，其经耦合以接收所述时钟信号和所述数据信号；控制器，其耦合到所述“异或”平均门，其中所述控制器包含在被执行时致使所述控制器执行包含以下的操作的逻辑：确定所述“异或”平均门的输出，将所述“异或”平均门的所述输出与目标值进行比较；以及基于所述“异或”平均门的所述输出与所述目标值的所述比较，确定所述时钟信号的延迟和所述数据信号的延迟中的至少一者；以及所述时钟信号的延迟线和所述数据信号的延迟线中的至少一者，其耦合到所述控制器，且耦合到所述“异或”平均门的输入。

附图说明

参见以下图式描述本发明的非限制性和非穷尽性的实施例，其中除非另外规定，否则贯穿各视图中相同的参考标号指代相同的部分。

图1是示出根据本发明技术的实施例的时钟信号的时序图。

图2是示出根据本发明技术的实施例的时钟信号和数据信号的时序图。

图3是示出根据本发明技术的实施例的具有受限的T_SETUP和T_HOLD预算的时钟信号和数据信号的时序图。

图4是示出根据本发明技术的实施例的时钟信号与数据信号之间的去偏斜的时序图。

图5A是示出根据本发明技术的实施例的时钟信号与数据信号之间的去偏斜的时序图。

图5B是示出根据本发明技术的实施例的去偏斜电路。

图6A是示出根据本发明技术的实施例的使用伪随机二进制序列(PRBS)或真实图像数据来进行去偏斜的时序图。

图6B是示出根据本发明技术的实施例的去偏斜电路。

图7是说明根据本发明技术的实施例的数字眼扫掠的眼图。