[发明专利]半导体器件及其制作方法、集成电路及电子设备

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底；

形成在所述衬底上的环栅晶体管，所述环栅晶体管包括锗硅沟道层；

所述半导体器件还包括形成在所述衬底和所述锗硅沟道层之间的匹配层；

所述匹配层包括锗硅晶格匹配层和锗晶格匹配层，所述锗晶格匹配层形成在所述衬底上，所述锗硅晶格匹配层形成在所述锗晶格匹配层上。

2.根据权利要求1所述的半导体器件，其特征在于，所述锗硅晶格匹配层为锗硅外延层；所述锗晶格匹配层为锗外延层。

3.根据权利要求1所述的半导体器件，其特征在于，所述锗硅晶格匹配层中锗的质量百分比为50％-95％。

4.根据权利要求1所述的半导体器件，其特征在于，所述锗硅晶格匹配层包括基部以及形成于所述基部上的鳍部。

5.根据权利要求4所述的半导体器件，其特征在于，锗硅晶格匹配层的厚度大于等于100nm,小于或等于500nm；和/或，

所述基部的厚度大于20nm。

6.根据权利要求4所述的半导体器件，其特征在于，所述锗硅晶格匹配层含有掺杂离子；

所述锗硅晶格匹配层的离子掺杂深度至少大于50nm，掺杂浓度大于或等于5×e¹⁷cm^-3，小于或等于1×e¹⁹cm^-3。

7.根据权利要求1～6任一项所述的半导体器件，其特征在于，所述锗硅沟道层中锗的质量百分比为30％-90％。

8.根据权利要求7所述的半导体器件，其特征在于，所述锗硅沟道层的形状包括长方体、椭球形和圆球形中的任意一个。

9.根据权利要求1所述的半导体器件，其特征在于，所述锗外延层的厚度大于或等于300nm，小于或等于3μm。

10.根据权利要求1～6任一所述的半导体器件，其特征在于，所述环栅晶体管还包括环栅结构、第一钝化层和第二钝化层；

所述环栅结构环绕在所述锗硅沟道层的周围；

所述第一钝化层形成在所述环栅结构与所述锗硅沟道层之间；

所述第二钝化层形成在所述锗硅晶格匹配层与所述环栅结构之间。

11.一种半导体器件的制作方法，其特征在于，所述半导体器件的制作方法包括：

提供衬底；

在所述衬底的上方形成匹配层和环珊晶体管；所述环栅晶体管包括锗硅沟道层；

所述匹配层包括锗硅晶格匹配层和锗晶格匹配层；所述锗晶格匹配层形成在所述衬底上，所述锗硅晶格匹配层形成在所述锗晶格匹配层上，所述锗硅沟道层形成在所述锗硅晶格匹配层上。

12.根据权利要求11所述的半导体器件的制作方法，其特征在于，所述在所述衬底的上方形成匹配层和环珊晶体管包括：

在所述衬底的上方形成所述锗外延层，所述锗外延层为锗晶格匹配层；

在所述锗外延层上形成锗硅外延层以及在所述锗硅外延层上交替形成牺牲层和锗硅沟道层；所述锗硅外延层为锗硅晶格匹配层；

去除所述牺牲层，在所述锗硅沟道层的周围形成环绕所述沟道层的环栅结构。

13.根据权利要求12所述的半导体器件的制作方法，其特征在于：

所述在所述锗外延层上形成锗硅外延层以及在所述锗硅外延层上交替形成牺牲层和锗硅沟道层包括：

在所述锗外延层的上方形成锗硅材料外延层；

在所述锗硅材料外延层上交替形成牺牲材料层和锗硅沟道材料层；

对所述锗硅材料外延层、所述牺牲材料层和所述锗硅沟道材料层进行图案化处理，获得锗硅外延层、牺牲层和锗硅沟道层。