[发明专利]51单片机18位扩展成128位接口的电路

权利要求书

1.51单片机18位扩展成128位接口的电路，其特征在于，包括8组相同的电路分别与51单片机相连，每组电路包括1个74LS273芯片、1个74LS244芯片、两个74LS32芯片；所述74LS273芯片的清零端MR接电源，时钟端CLK接一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机WR引脚P3.6，D0～D7引脚与51单片机的P0.1～P0.7引脚相连；74LS244芯片的两个选通端OE引脚接另一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机RD引脚P3.7，Y端8个引脚依次与51单片机P0.1～P0.7相连；两个74LS32芯片输入端剩下的两个引脚接51单片机P2口8个引脚中的一个引脚，每组电路中，74LS273芯片的Q0～Q7引脚被扩展成输出引脚，74LS244芯片的A端8个引脚被扩展成输入引脚。

2.根据权利要求1所述的电路，其特征在于，所述74LS273芯片为具有锁存功能扩展输出端的芯片，内部具有8个带清零和负边沿触发功能的D触发器。

3.根据权利要求2所述的电路，其特征在于，所述74LS273芯片的时钟端CLK引脚与D触发器的时钟端CP相连，出现负跳变脉冲时可使D0～D7引脚的输入数据锁存到Q0～Q7端输出。

4.根据权利要求3所述的电路，其特征在于，所述74LS273芯片的清零端MR引脚与D触发器的清零端CD引脚相连，出现低电平时可使输出端Q0～Q7引脚同时清0。

5.根据权利要求4所述的电路，其特征在于，所述74LS273芯片的接线关系为：D0～D7引脚与单片机的P0引脚相连，Q0～Q7引脚与外设输入端相连，CLK引脚接可产生负边沿的控制端，无需输出端清0控制时，MR引脚接电源VCC引脚。

6.根据权利要求1所述的电路，其特征在于，所述74LS244芯片为具有三态门功能扩展输入端的芯片，内部具有8个三态门电路，分为两组，每组由1个选通端1G或2G控制4只三态门；当选通信号1G或2G为低电平时，三态门导通，数据从A端流向Y端；当选通端1G或2G为高电平时，三态门截止，输入和输出之间呈现高阻态。

7.根据权利要求6所述的电路，其特征在于，所述74LS244芯片仅有缓冲输入功能，没有信号锁存功能，选通端1G或2G接在可提供低电平信号的元件端，输入端接在外部输入设备的输出端，输出端Y接在单片机的I/O口处。

8.根据权利要求7所述的电路，其特征在于，所述74LS32芯片为或门电路，由两个输入端和一个输出端组成，两个输入相或后得到的结果送给输出端；输入端只要有一个为1，输出端一定输出1；输入端有一个为0时，输出等于另一个输入端。