[发明专利]一种基于FPGA异构计算的区块链加速系统及方法

说明书

本申请公开了一种基于FPGA异构计算的区块链加速系统及方法，用以解决区块链效率较低、性能较低的问题。系统包括现场可编程逻辑门阵列FPGA异构计算节点，用于基于异构计算运行区块链平台；并行存储系统，用于存储所述区块链平台的数据；开放运算语言OpenCL编程框架，用于为所述FPGA异构计算节点提供异构计算的编程环境。本系统可通过硬件加速区块链底层平台，并结合区块链平台中的相应的智能合约，实现区块链平台中的高度并行的计算工作。这样能够提升区块链平台签名验签、打包、共识等过程的计算性能，提升网络并发数，增强区块链平台的性能。

技术领域

本申请涉及区块链加速技术领域，尤其涉及一种基于FPGA异构计算的区块链加速系统及方法。

背景技术

随着技术的不断发展，区块链的应用越来越广泛。

区块链是分布式数据存储、点对点传输、共识机制、加密算法等计算机技术的新型应用模式。区块链凭借其存储数据的安全性、防篡改性等特点，广泛应用在对数据存储有较高要求的领域。

但是，区块链在存储数据的过程中，需要通过大量的计算，由区块链中所有节点达成共识后，才能进行数据的存储。因此，区块链存在效率较低、性能较低的问题。

发明内容

本申请实施例提供一种基于FPGA异构计算的区块链加速系统及方法，用以解决区块链效率较低、性能较低的问题。

本申请实施例提供的一种基于FPGA异构计算的区块链加速系统，包括：

现场可编程逻辑门阵列FPGA异构计算节点，用于基于异构计算运行区块链平台；

并行存储系统，用于存储所述区块链平台的数据；

开放运算语言OpenCL编程框架，用于为所述FPGA异构计算节点提供异构计算的编程环境。

在一个示例中，所述系统还包括：集群管理模块，用于对所述区块链平台中的各FPGA异构计算节点进行管理与作业调度。

在一个示例中，所述FPGA异构计算节点包括：中央处理器CPU；FPGA异构计算芯片，用于进行异构计算；存储模块，用于存储所述FPGA异构计算节点的数据。

在一个示例中，所述FPGA异构计算节点还包括：区块链传输控制协议卸载引擎TOE芯片，用于进行TCP加速。

在一个示例中，所述FPGA异构计算芯片，用于为所述CPU提供编程接口，并提供本身的作业调度和在线重构。

在一个示例中，所述FPGA异构计算节点根据异构协议互联融合标准，对若干高速总线协议进行整合。

在一个示例中，所述OpenCL编程框架包括基于所述FPGA异构计算芯片的PCIE驱动、OpenCL驱动与OpenCL运行库。

在一个示例中，所述FPGA异构计算节点基于异构计算与预先嵌入的签名算法和/或共识算法，执行区块链平台中的签名验签操作和/或共识操作。

一种基于FPGA异构计算的区块链加速方法，应用于权利要求1～8任一权利要求所述的系统，所述方法包括：

确定嵌入FPGA异构计算节点中的签名算法；

采用FPGA异构计算，实现区块链平台中的签名验签操作。

在一个示例中，所述方法还包括：确定嵌入FPGA异构计算节点中的共识算法；采用FPGA异构计算，实现区块链平台中的共识操作。

本申请实施例提供的方案，至少包括以下有益效果：