[发明专利]一种时钟电路

权利要求书

1.一种时钟电路，包括振荡电路和上电复位电路，其特征在于，所述振荡电路包括连接的电流产生模块、环路振荡模块和开关控制模块，

所述电流产生模块，用于向所述环路振荡模块输出一控制电流；

所述环路振荡模块，用于在所述控制电流的作用下输出一具有设定频率的振荡信号，所述环路振荡模块包括第一子模块和第二子模块，所述第一子模块和第二子模块串联，所述第一子模块包括第一控制逻辑电路；以及

所述上电复位电路，用于在电源上电后向所述环路振荡模块提供使能控制信号；

所述上电复位电路通过所述开关控制模块与所述环路振荡模块连接；

所述开关控制模块，连接在所述第一子模块和第二子模块之间，所述开关控制模块包括第一开关和第二开关，所述第一开关的第一端同时连接了所述第一控制逻辑电路的输出端以及所述上电复位电路；所述第一开关的第二端同时连接了所述第二开关的第一端、所述第二子模块的输入端；所述第二开关的第二端接地，同时连接了所述上电复位电路；其中，所述第一开关和第二开关在同一时间择一导通。

2.如权利要求1所述的时钟电路，其特征在于，所述第一子模块包括若干比较器以及若干控制逻辑电路，所述电流产生模块包括电流镜支路，所述电流镜支路用于产生振荡电路充电和放电所需的电流。

3.如权利要求2所述的时钟电路，其特征在于，所述第一子模块还包括第一比较器、第二比较器和第二控制逻辑电路；

所述第一比较器的第一输入端同时连接了所述电流镜支路以及所述第二比较器的第二输入端；所述第一比较器的第二输入端悬空；所述第一控制逻辑电路的第一输入端连接所述第一比较器的输出端；所述第一控制逻辑电路的第二输入端连接第二控制逻辑电路的输出端；所述第一控制逻辑电路的输出端同时连接了所述开关控制模块以及所述第二控制逻辑电路的第一输入端；所述第二比较器的第一输入端悬空，所述第二比较器的输出端连接所述第二控制逻辑电路的第二输入端。

4.如权利要求3所述的时钟电路，其特征在于，所述上电复位电路的包括第一输出端和第二输出端，

所述上电复位电路的第一输出端同时连接了所述第一控制逻辑电路的第一输入端以及所述第一比较器的输出端；以及

所述上电复位电路的第二输出端同时连接了所述第二比较器的输出端以及所述第二控制逻辑电路的第二输入端。

5.如权利要求2所述的时钟电路，其特征在于，所述第二子模块的第一端连接了所述开关控制模块，所述第二子模块的第二端连接了所述电流镜支路，同时，所述第二子模块的第二端作为所述振荡电路的输出端。

6.如权利要求5所述的时钟电路，其特征在于，所述第二子模块包括若干反相器。

7.如权利要求2所述的时钟电路，其特征在于，所述电流产生模块还包括反馈回路和电容，所述反馈回路用于产生振荡电路中所需要的基本恒定电流，所述电流镜支路通过所述电容的充、放电完成周期性的振荡信号。