[发明专利]一种多工作模式的同步脉冲发生装置及其工作方法

权利要求书

1.一种多工作模式的同步脉冲发生装置，其特征在于：其包括：

上位机控制模块、外部触发信号生成模块、外部时钟输入模块、通信模块、FPGA模块和输出驱动模块；

所述上位机控制模块通过所述通信模块与所述FPGA模块相连，用于发送控制指令到所述FPGA模块，所述控制指令包括同步脉冲参数和工作模式，同步脉冲参数包括脉宽、延时、周期和极性；

所述外部触发信号生成模块与所述FPGA模块相连，用于提供外部光事例或电信号触发信号；

所述外部时钟输入模块与所述FPGA模块相连，用于生成符合所述FPGA模块的输入时钟信号；

所述FPGA模块用于根据所述上位机控制模块发送的控制指令，在给定工作模式下生成符合相应脉冲参数的同步脉冲；

所述输出驱动模块用于根据所述FPGA模块输出的同步脉冲，提供多通道同步脉冲信号；

所述外部触发信号生成模块包括外部光事例触发信号输入单元和外部电信号触发输入单元；所述外部光事例触发信号输入单元包括相互连接的外部光事例输入接口和光接收机，所述外部光事例输入接口与外部触发输入端口相连，用于接收外部触发光事例；所述光接收机用于对外部触发光事例进行光电转换后，发送到所述FPGA模块；所述外部电信号触发输入单元包括相互连接的外部电信号输入接口和电平转换芯片，所述外部电信号输入接口与所述外部触发输入端口相连，用于接收外部触发电信号；所述电平转换芯片用于对所述外部触发电信号进行电平转换后发送到所述FPGA模块；

所述外部时钟输入模块包括射频功率衰减电路和电平转换单元；所述射频功率衰减电路与外部时钟输入端口相连，用于对外部时钟信号进行处理，使其达到所述FPGA模块所需要的信号幅值，并与输入输出的阻抗匹配；所述电平转换单元与所述射频功率衰减电路和FPGA模块相连，用于将所述射频功率衰减电路发送的时钟信号转换为符合所述FPGA模块的输入电平信号后，发送到所述FPGA模块；

所述通信模块包括网络接口和网络接口芯片，所述网络接口采用带网络隔离变压器的RJ45接口；所述网络接口芯片采用内部集成有TCP/IP协议栈、以太网介质传输层和物理层的以太网控制器；

所述FPGA模块包括外部光事例触发信号解析单元、PLL单元、TCP通信服务器端、SRAM控制器以及同步脉冲输出单元；

所述外部光事例触发信号解析单元与所述外部触发信号生成模块相连，用于在给定信号触发模式下对输入的32位位宽的光事例进行解析，并将解析得到的光事例号与所述外部事例触发信号解析单元内预存的光事例号进行比较，如果符合预存的光事例号，则发送信号到所述同步脉冲输出单元输出同步脉冲，否则不动作；

所述PLL单元与所述外部时钟输入模块相连，对所述外部时钟输入模块输入的时钟信号进行处理后，作为所述FPGA模块的工作时钟；

所述TCP通信服务器端用于在自由触发模式或给定信号触发工作模式下，接收所述上位机控制模块下发的周期、脉宽、延时、极性参数，并发送到所述同步脉冲输出单元；

所述SRAM控制器单元用于作为TCP以太网通信的数据缓存；

所述同步脉冲输出单元用于根据接收的周期、脉宽、延时参数，完成相应脉冲参数的同步脉冲输出。

2.如权利要求1所述的一种多工作模式的同步脉冲发生装置，其特征在于：所述上位机控制模块包括脉冲参数设置模块、工作模式设置模块和计算机显示界面；

所述脉冲参数设置模块用于对所述FPGA模块输出的各路脉冲的脉宽、延时、周期和极性进行设置，并通过所述通信模块发送到所述FPGA模块；

所述工作模式设置模块用于对所述FPGA模块的工作模式进行设置，包括自由触发模式和给定信号触发模式两种工作模式；

所述计算机显示界面用于对设置的各路脉冲参数以及工作模式进行显示。

3.如权利要求1所述的一种多工作模式的同步脉冲发生装置，其特征在于：所述输出驱动模块包括28路同步脉冲输出驱动单元，分别为触发源脉冲输出驱动单元以及其他27路同步脉冲输出驱动单元，所述触发源脉冲输出驱动单元与各路所述同步脉冲输出驱动单元分别与相应的同步脉冲输出端口相连。