[发明专利]电容容量可变的电流积分和电荷共享的多位卷积运算模组

说明书

本发明涉及一种模拟运算模组，尤其涉及一种关于卷积运算的模拟运算模组，提出了一组模拟乘法器和累加器(MAC)。其中，电容器中的电流积分用于两个多位二进制数卷积过程的乘法运算，利用相同时钟周期的电容器的容量二倍递减编码实现乘法阶段乘数或被乘数位权的变化，电容器间的电荷共享实现加法过程，该模组进行卷积运算时具有更高的速度和相同的单元时钟，可以用于区域内的交换延迟或者加速。这个思路适用于一系列二进制位数可调的多位卷积可用于实现有两个或更多个输入的一般卷积。特别地，可以加入偏置运算单元阵列。该发明可用作于神经网络卷积运算单元或运算加速器硬件实现的存储器或近存储器运算的单元。

技术领域

本发明涉及一种模拟运算模组，尤其涉及一种关于卷积运算的模拟运算模组，本发明还涉及一种卷积运算的模拟计算方法。

背景技术

对低信噪比的量化，模拟运算比传统数字运算具有更高的功效，因此，通常将数字量转化为模拟量再进行运算。尤其对于神经网络，相较其运算能耗在神经网络的中、大型硬件实现中，由于传统的数据存储在磁盘中，进行运算时需要将数据提取到内存中，此过程需要大量的I/O连接传统存储器的存储往往占用了更多的功耗。而基于模拟内存和近内存运算则可以将运算过程发送到数据本地执行，极大地提升了运算速度、节约了存储面积、降低了数据传输以及运算功耗。本发明提出了一种超低功耗模拟内存或近内存运算的有效实现方法。

近期论文“A Mixed-Signal Binarized Convolutional-Neural-NetworkAccelerator Integrating Dense weight Storage and Multiplication for ReducedData Movement”Symp.VLSI Circuits,pp.141-142,2018提出的基于二进制的内存或近内存的对1比特二进制数乘法的模拟运算展现了高效的表现，通过静态随机存取存储器(Static Random-Access Memory，SRAM)单元存储1位的权重与输入的混合信号做卷积运算，极大地提高了运算能力以及降低了存储面积，该方法涉及的结构注重一位的乘法运算在神经网络中传递的过程，即输入层到卷积层再到池化层，最后输出。但是该背景技术文件，其模拟运算电路的实现没有涉及乘数或被乘数权位变化的情况，局限于1位的乘法运算在第一次层的输入，不能用于多位二进制数的卷积模拟运算。

极少数的多位运算涉及乘数或被乘数的权位的变化，如论文：

(1)“In-Memory Computation of a Machine-Learning Classifier in aStandard6T SRAM Array”,JSSC,pp.915-924,2017；(2)“A 481pJ/decision 3.4Mdecision/s multifunctional deep inmemory inference processor using standard6T SRAM array”,arXiv:1610.07501,2016；(3)“A Microprocessor implemented in 65nmCMOS with Configurable and Bit-scalable Accelerator for Programmable In-memory Computing”，arXiv:1811.04047,2018；(4)“A Twin-8T SRAM Computation-In-Memory Macro for Multiple-Bit CNN-Based Machine Learning,”，ISSCC,pp.396-398,2018，(5)“A 42pJ/Decision 3.12TOPS/W Robust In-Memory Machine LearningClassifier with On-Chip Training,”ISSCC,pp.490-491,2018；