[发明专利]减少数字滤波器CSD系数中非零位的方法

说明书

本发明介绍一种减少数字滤波器CSD系数中非零位的方法，具体步骤包括：步骤s1，定点化滤波器系数并进行常规CSD编码；步骤s2，计算主系数的目标量化值区间；步骤s3，选取目标量化值重新计算CSD编码；步骤s4，重复s3直到搜索完整个目标量化值区间；步骤s5，检验选定目标量化值对应的CSD编码。使用本发明提供的方法，使滤波器CSD系数非零位(即总运算量)减少10％左右，同时降低单系数最大运算量，可以明显减少硬件资源消耗，同时也降低了数字滤波器对硬件处理能力的要求。

技术领域

本发明涉及数字系统设计领域，具体涉及一种减少数字滤波器CSD系数中非零位的方法。

背景技术

在数字系统设计中，常常会用到数字滤波器，它的功能是对输入离散信号的数字数据进行运算处理，以达到改变信号频谱的目的。数字滤波器是由数字乘法器、加法器和延时单元组成的一种算法或装置。在二进制乘法中，系数的每一位非零位会产生一个部分积，再将所有的部分积用加法器进行累加，从而得到最终的结果。

然而乘法器会占用更多的硬件资源，功耗也比较大，乘法器的使用数量很大程度上影响着整个数字系统的参数性能。本发明发现滤波器的幅频响应在设计之初就设定好，滤波器系数固定不变，所以对滤波器系数采用编码器进行编码，从而减少系数中非零位的数量来减小部分积的产生，进而减少加法器的数量，达到减小功耗和面积、提升乘法器的速度的目的。

CSD(Canonical Signed Digit)编码器作为一种冗余带符号数算法，是应用于系数乘法中的重要编码方式，将乘法系数中的非零位的数量减小到最小，并且满足任何两个非零数不相邻，从而减少由非零位运算带来的部分积数量，进而减少乘法运算中所需的加法器数量，简化了整个乘法运算。CSD编码常常被用于乘法运算中，CSD编码大大减少了乘法器的面积。如在FIR滤波器中，运用CSD编码体现了巨大的作用，大大减少乘法器的个数。用CSD编码可以有效减少乘积项的数量，从而降低了乘法器单元实现的硬件复杂度。

数字滤波器系数的个数就是滤波器的阶数，它决定了滤波器幅频响应特性。往往是根据实际应用的需求，先设计滤波器的系数，然后使用CSD编码器对所有的滤波器系数进行CSD编码，这是一个精确的确定性的编码转换，它不改变原系数的数值，因此编码后的CSD系数与原系数有着相同的幅频响应特性。

衡量CSD系数运算量包含两个方面：

1.单个系数的运算量(即CSD编码后的非零位个数)。

2.整个滤波器的总运算量(即所有系数的运算量总和)。

滤波器的所有系数中，有个别系数经过CSD编码后的单个系数运算量较大，它们所需要的CSD编码比特位数和硬件处理能力比其它大部分系数都要多，但是这些系数使用频率低，占整个系数的很小一部分，这样就会抬高整个滤波器CSD编码的所需要的比特位数和对硬件处理能力的要求。

发明内容

鉴于以上问题，本发明将介绍一种减少数字滤波器CSD系数中非零位的方法，该方法对滤波器系数做适当的优化，在不影响幅频响应特性的前提下，减小单个系数运算量的最大值，同时也进一步降低整个滤波器的总运算量，这样可以使用更少的比特位数来进行CSD编码，也降低了对硬件处理能力的要求。优化后的CSD系数，运算量将减少10％左右。

本发明的一种减少数字滤波器CSD系数中非零位的方法，包括以下方法；步骤s1：定点化滤波器系数并进行CSD编码；

步骤s2：计算主系数的目标量化值区间；

步骤s3：选取目标量化值重新计算CSD编码；

步骤s4：重复s3直到搜索完整个目标量化值区间；

步骤s5：检验选定目标量化值对应的CSD编码。