[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域；

刻蚀所述半导体衬底的第一区域，使所述第一区域和第二区域的半导体衬底表面形成高度差；

分别在所述第一区域和所述第二区域的半导体衬底表面形成栅介质材料层，且第一区域栅介质材料层的厚度大于第二区域栅介质材料层的厚度，并在所述栅介质材料层表面形成伪栅极材料层；

刻蚀所述伪栅极材料层以及所述栅介质材料层，在第一区域和第二区域上均形成伪栅极层和栅介质层，第一区域上的伪栅极层的顶部表面低于第二区域上的伪栅极层的顶部表面；

在所述第一区域的伪栅极层的顶部表面形成阻挡层；

形成所述阻挡层之后，在所述第一区域和第二区域上形成覆盖伪栅极层和栅介质层的侧壁的层间介质层；

形成所述层间介质层之后，去除所述第一区域伪栅极层表面的阻挡层；

去除所述第一区域和第二区域的伪栅极层之后，在所述栅介质层表面形成金属栅。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述层间介质层的方法包括：

在所述第一区域和第二区域的半导体衬底上形成覆盖伪栅极层和栅介质层的层间介质材料层，所述层间介质材料层的表面高于所述第二区域伪栅极层的表面；

研磨所述层间介质材料层直至暴露出第二区域伪栅极层的表面，使层间介质材料层形成所述层间介质层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，刻蚀去除的所述第一区域的半导体衬底的厚度等于所述第一区域和第二区域栅介质材料层的厚度差与形成层间介质层之后剩余的所述阻挡层的厚度之和。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成层间介质层之后剩余的所述阻挡层的厚度为60埃至100埃。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述半导体衬底的第一区域，使所述第一区域和第二区域的半导体衬底表面形成高度差。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀去除的所述第一区域的半导体衬底的厚度为180埃至250埃。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域的栅介质材料层的厚度为180埃至250埃，所述第二区域的栅介质材料层的厚度为5埃至15埃。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属栅的材料包括铝。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域栅介质层的顶面低于所述第二区域栅介质层的顶面。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：

在形成阻挡层之前，在所述第一区域和第二区域的所述伪栅极层的栅介质层两侧的半导体衬底中形成源掺杂层和漏掺杂层；

在所述第一区域和第二区域的半导体衬底上、栅介质层的侧壁，以及伪栅极层的侧壁和顶部表面上形成金属硅化阻挡层，位于所述第一区域的伪栅极层上的金属硅化阻挡层构成所述阻挡层；

去除所述源掺杂层和漏掺杂层表面的金属硅化阻挡层、以及位于第二区域伪栅极层上的金属硅化阻挡层之后，对所述源掺杂层和漏掺杂层执行金属硅化处理。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的顶面高于所述第二区域伪栅极层的顶面。