[发明专利]基于PCIe高速总线接口的双机冗余备份系统

权利要求书

1.一种基于PCIe高速总线接口的双机冗余备份系统，其特征在于，包括：A机主控CPU、B机主控CPU、A机供电模块、B机供电模块、状态监控高可靠反熔丝FPGA、从设备FPGA；所述A机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述A机主控CPU供电；所述B机供电模块用于根据所述状态监控高可靠反熔丝FPGA发送的供电使能信号，向所述B机主控CPU供电；所述从设备FPGA通过PCIe高速总线分别与所述A机主控CPU、B机主控CPU通信连接；其中，所述A机主控CPU和所述B机主控CPU互为备份，且所述A机主控CPU和所述B机主控CPU不同时上电工作；

系统从A机切换到B机的流程为：所述状态监控高可靠反熔丝FPGA向所述A机供电模块发送A机供电使能信号为不使能，关闭A机主控CPU；所述状态监控高可靠反熔丝FPGA发送重载指令给所述从设备FPGA；所述状态监控高可靠反熔丝FPGA切换从设备FPGA启动B机主控CPU程序存储芯片配置从设备FPGA；所述从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送B机供电使能信号为使能，启动所述B机主控CPU；所述B机主控CPU发起PCIe link请求与所述从设备FPGA建立PCIe总线连接；所述从设备FPGA发送PCIelink成功状态遥测给所述状态监控高可靠反熔丝FPGA。

2.根据权利要求1所述的基于PCIe高速总线接口的双机冗余备份系统，其特征在于，所述状态监控高可靠反熔丝FPGA通过第一接口与从设备FPGA启动A机主控CPU程序存储芯片通信连接，所述状态监控高可靠反熔丝FPGA通过第二接口与从设备FPGA启动B机主控CPU程序存储芯片通信连接。

3.根据权利要求1所述的基于PCIe高速总线接口的双机冗余备份系统，其特征在于，所述状态监控高可靠反熔丝FPGA与外部电路连接，用于接收外部复位信号或者外部切机指令；

当所述状态监控高可靠反熔丝FPGA接收到外部复位信号时，保持所述A机主控CPU和所述B机主控CPU的当前运行状态；

当所述状态监控高可靠反熔丝FPGA接收到外部切机指令时，对所述A机主控CPU和所述B机主控CPU的当前运行状态进行切换。

4.根据权利要求1-3中任一项所述的基于PCIe高速总线接口的双机冗余备份系统，其特征在于，系统从B机切换到A机的流程为：所述状态监控高可靠反熔丝FPGA向B机供电模块发送B机供电使能信号为不使能，关闭B机主控CPU；所述状态监控高可靠反熔丝FPGA发送重载指令给从设备FPGA；所述状态监控高可靠反熔丝FPGA切换从设备FPGA启动A机主控CPU程序存储芯片配置从设备FPGA；所述从设备FPGA配置完成后通过状态监控信号通知状态监控高可靠反熔丝FPGA发送A机供电使能信号为使能，启动所述A机主控CPU；所述A机主控CPU发起PCIe link请求与所述从设备FPGA建立PCIe总线连接；所述从设备FPGA发送PCIe link成功状态遥测给所述状态监控高可靠反熔丝FPGA。