[发明专利]半导体结构及半导体结构的形成方法

说明书

一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的介质层；位于介质层内的第一开口和第二开口，所述第一开口位于第二开口的顶部；位于第一开口侧壁和第二开口侧壁的侧墙，所述第一开口内的侧墙的侧壁表面与介质层顶部表面的夹角为钝角；位于第一开口内和第二开口内的栅极结构。所述半导体结构的性能得到提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K(介电常数大于3.9)栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。

然而，现有的后栅工艺还有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善现有的后栅工艺。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的介质层；位于介质层内的第一开口和第二开口，所述第一开口位于第二开口的顶部；位于第一开口侧壁和第二开口侧壁的侧墙，所述第一开口内的侧墙的侧壁表面与介质层顶部表面的夹角为钝角；位于第一开口内和第二开口内的栅极结构。

可选的，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构。

可选的，所述钝角的范围为120°～150°。

可选的，所述第一开口内的侧墙的顶部尺寸小于底部尺寸。

可选的，所述第二开口的深度范围为100埃～200埃。

可选的，所述侧墙的材料包括介电材料，所述介电材料包括氮化硅。

可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层。

可选的，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨。

相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成初始伪栅极结构；在初始伪栅极结构侧壁形成初始侧墙；在衬底上形成介质层，所述介质层位于所述初始侧墙侧壁；去除部分初始伪栅极结构以形成伪栅极结构，并在介质层内形成初始第一开口，所述初始第一开口暴露出部分初始侧墙侧壁表面和所述伪栅极结构顶部表面；去除部分所述初始第一开口暴露出的初始侧墙侧壁表面以形成侧墙，并使所述初始第一开口形成第一开口，所述第一开口内的侧墙侧壁表面与所述介质层顶部表面的夹角为钝角；形成第一开口之后，去除所述伪栅极结构，形成第二开口，所述第一开口与第二开口连通。

可选的，去除部分初始侧墙侧壁表面的工艺包括自由基刻蚀工艺。

可选的，所述自由基刻蚀工艺包括第一步骤和第二步骤：所述第一步骤包括：采用活化离子与所述初始侧墙进行离子活化反应生成改性层；所述第二步骤包括：采用自由基反应去除所述改性层。

可选的，所述离子活化反应的离子包括氢离子；所述自由基反应的自由基包括含NF₃、CH₄、H₂、Ar和He混合气体的自由基。

可选的，所述初始侧墙的材料包括介电材料，所述介电材料包括氮化硅。

可选的，去除部分初始侧墙侧壁表面的工艺包括循环基刻蚀工艺。