[发明专利]具有浮动栅极晶体管类型存储单元的随机码产生器

说明书

一种随机码产生器，包括一存储单元、两个写入缓冲器与两个感测电路。存储单元包括第一编程路径、第二编程路径、第一读取路径与第二读取路径。第一编程路径连接于第一源极线与第一位线之间，第二编程路径连接于第一源极线与第二位线之间，第一读取路径连接于第二源极线与第三位线之间，第二读取路径连接于第三源极线与第四位线之间。两个写入缓冲器分别连接至第一位线与第二位线。两个感测电路分别连接至第三位线与第四位线。两个感测电路根据读取路径上的读取电流，产生第一输出信号与第二输出信号，分别传递至对应的写入缓冲器。

技术领域

本发明是一种随机码产生器，且特别是有关于一种具有浮动栅极晶体管类型存储单元的随机码产生器。

背景技术

一般来说，非易失性内存可区分为一次编程内存(one-time programmablememory，简称OTP内存)与多次编程内存(multi-time programmable memory，简称MTP内存)。OTP内存由多个OTP存储单元所组成，MTP内存由多个MTP存储单元所组成。另外，由浮动栅极晶体管(floating gate transistor)可以组成OTP内存单元或者MTP存储单元。

美国专利US 8,941,167中介绍了由浮动栅极晶体管所组成的OTP存储单元以及MTP存储单元。请参照图1A与图1B，其所绘示为公知由浮动栅极晶体管所组成的OTP存储单元以及偏压示意图。

OTP存储单元100包括一选择晶体管Ms与一浮动栅极晶体管Mf。选择晶体管Ms的第一端连接至一源极线SL，选择晶体管Ms的控制端连接至字线WL，浮动栅极晶体管Mf的第一端连接至选择晶体管Ms的第二端，浮动栅极晶体管Mf的第二端连接至位线BL。其中，OTP存储单元100的源极线SL与位线BL之间可作编程路径(program path)与读取路径(readpath)。亦即，提供适当的偏压(bias voltage)至字线WL、源极线SL与位线BL后，可对OTP存储单元100中的浮动栅极晶体管Mf进行编程操作(program operation)或者读取操作(readoperation)。

如图1B所示，于编程操作(PGM)时，源极线SL接收编程电压Vpp，字线WL与位线BL接收接地电压(0V)。举例来说，编程电压Vpp为8V。

此时，选择晶体管Ms开启，源极线SL与位线BL之间的编程路径产生编程电流(program current)。再者，于浮动栅极晶体管Mf中，电子由浮动栅极晶体管Mf的信道区域(channel region)注入浮动栅极，并完成编程操作。

另外，于读取操作(READ)时，源极线SL接收读取电压Vr，字线WL与位线BL接收接地电压(0V)。举例来说，读取电压Vr为3.0V。

此时，选择晶体管Ms开启，源极线SL与位线BL之间的读取路径产生读取电流(readcurrent)。再者，根据浮动栅极晶体管Mf中浮动栅极是否储存电子可以决定读取电流的大小。举例来说，当浮动栅极中未储存电子时，读取电流非常小接近于零。另外，当浮动栅极中储存电子时，读取电流较大。因此，根据位线BL上读取电流的大小即可决定OTP存储单元100的储存状态。

举例来说，提供一感测放大器(sense amplifier，未绘示)连接至位线BL，并于感测放大器中设定一参考电流(reference current)。当读取电流小于参考电流时，感测放大器可决定OTP存储单元100中的浮动栅极晶体管Mf为第一储存状态。当读取电流大于参考电流时，感测放大器可决定OTP存储单元100中的浮动栅极晶体管Mf为第二储存状态。

请参照图2A与图2B，其所绘示为公知由浮动栅极晶体管所组成的MTP存储单元以及偏压示意图。