[发明专利]半导体存储器装置

说明书

根据本实施例，一种半导体存储器装置包含第一存储器束，其包含第一源极线、第一源极侧选择栅极晶体管、第一源极侧选择栅极线、多个第一非易失性存储器单元、多个第一字线、第一漏极侧选择栅极晶体管、第一漏极侧选择栅极线及第一位线；第二存储器束，其包含第二源极线、第二源极侧选择栅极晶体管、第二源极侧选择栅极线、多个第二非易失性存储器单元、多个第二字线、第二漏极侧选择栅极晶体管、第二漏极侧选择栅极线及第二位线；共用位线；第一位线转移晶体管；及第二位线转移晶体管。

相关申请案交叉参考

本申请案基于并主张2019年8月22日申请的第2019-152403号现有日本专利申请的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。

技术领域

本发明的实施例涉及一种半导体存储器装置。

背景技术

NAND快闪存储器被称为非易失性半导体存储器装置。为增加NAND快闪存储器的容量，已将具有堆叠大量存储器单元的配置的三维NAND快闪存储器投入实用。BiCS(位成本可扩展)被认为是一种通过三维结构增加容量并降低位成本的技术。

发明内容

根据本实施例的一种半导体存储器装置包含第一存储器束、第二存储器束、共用位线、第一位线转移晶体管及第二位线转移晶体管。所述第一存储器束包含：第一源极线，其在第一方向及垂直于所述第一方向的第二方向上延伸；第一源极侧选择栅极晶体管，其布置在与所述第一源极线的所述第一方向及所述第二方向相交的第三方向上的一侧上；第一源极侧选择栅极线，其连接到所述第一源极侧选择栅极晶体管的栅极，所述第一源极侧选择栅极线在所述第一方向及所述第二方向上延伸；多个第一非易失性存储器单元，其串联连接到所述第一源极侧选择栅极晶体管，所述多个第一非易失性存储器单元布置在所述第一源极侧选择栅极晶体管的所述第三方向上的所述一侧上；多个第一字线，其各自连接到所述多个第一非易失性存储器单元中的对应一者的栅极，所述多个第一字线在所述第一方向及所述第二方向上延伸；第一漏极侧选择栅极晶体管，其连接到所述多个第一非易失性存储器单元中的一者，所述第一漏极侧选择栅极晶体管布置在所述多个第一非易失性存储器单元的所述第三方向上的所述一侧上；第一漏极侧选择栅极线，其连接到所述第一漏极侧选择栅极晶体管的栅极，所述第一漏极侧选择栅极线在所述第一方向及所述第二方向上延伸；及第一位线，其连接到所述第一漏极侧选择栅极晶体管，所述第一位线布置在所述第一漏极侧选择栅极线的所述第三方向上的所述一侧上，所述第一位线的纵向方向在所述第二方向上。所述第二存储器束包含：第二源极线，其在所述第一方向及所述第二方向上延伸，所述第二源极线布置在所述第一位线的所述第三方向上的所述一侧上；第二源极侧选择栅极晶体管，其布置在所述第二源极线的所述第三方向上的所述一侧上；第二源极侧选择栅极线，其连接到所述第二源极侧选择栅极晶体管的栅极，所述第二源极侧选择栅极线在所述第一方向及所述第二方向上延伸；多个第二非易失性存储器单元，其串联连接到所述第二源极侧选择栅极晶体管，所述多个第二非易失性存储器单元布置在所述第二源极侧选择栅极晶体管的所述第三方向上的所述一侧上；多个第二字线，其各自连接到所述多个第二非易失性存储器单元中的对应一者的栅极，所述多个第二字线在所述第一方向及所述第二方向上延伸；第二漏极侧选择栅极晶体管，其连接到所述多个第二非易失性存储器单元中的一者，所述第二漏极侧选择栅极晶体管布置在所述多个第二非易失性存储器单元的所述第三方向上的所述一侧上；第二漏极侧选择栅极线，其连接到所述第二漏极侧选择栅极晶体管的栅极，所述第二漏极侧选择栅极线在所述第一方向及所述第二方向上延伸；及第二位线，其连接到所述第二漏极侧选择栅极晶体管，所述第二位线布置在所述第二漏极侧选择栅极线的所述第三方向上的所述一侧上，所述第二位线的纵向方向在所述第二方向上。所述第一位线转移晶体管连接在所述共用位线与所述第一位线之间。所述第二位线转移晶体管连接在所述共用位线与所述第二位线之间。

根据本实施例，可改进数据读取、数据写入及数据擦除的速度。

附图说明

图1是展示根据本实施例的半导体存储器装置的配置的框图；